基于迭代检测的伪码捕获方法研究及FPGA实现
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-16页 |
| ·课题研究的背景、目的和意义 | 第11-12页 |
| ·国内外研究现状及存在的问题 | 第12-13页 |
| ·迭代检测技术研究简介 | 第12页 |
| ·基于迭代检测的伪码快速捕获方法研究现状 | 第12-13页 |
| ·论文主要研究内容及要解决的关键问题 | 第13-14页 |
| ·论文章节安排 | 第14-16页 |
| 第2章 迭代检测的基本理论 | 第16-34页 |
| ·检测与估值理论基础 | 第16-22页 |
| ·统计判决理论基本内容 | 第16-17页 |
| ·贝叶斯判决准则 | 第17-18页 |
| ·复合假设检验 | 第18-19页 |
| ·MAP-SqD 检测与MAP-SyD 检测 | 第19-21页 |
| ·边缘与联合操作 | 第21-22页 |
| ·迭代检测技术基础 | 第22-24页 |
| ·迭代检测的基本概念 | 第22-23页 |
| ·迭代检测算法的基本步骤 | 第23-24页 |
| ·基于图模型理论的和积算法 | 第24-30页 |
| ·因子图与和积算法 | 第24-28页 |
| ·单边缘函数计算 | 第28-29页 |
| ·多边缘函数计算 | 第29页 |
| ·因子图上和积算法的信息传递 | 第29-30页 |
| ·和积运算与最小和算法 | 第30-33页 |
| ·和运算与积运算 | 第30-31页 |
| ·最小和算法 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第3章 基于迭代检测的伪码快速捕获方法 | 第34-53页 |
| ·一般译码模型的建立 | 第34-37页 |
| ·LDPC 码的定义 | 第34-35页 |
| ·LDPC 码的因子图模型 | 第35-37页 |
| ·迭代译码算法 | 第37-42页 |
| ·信息更新的计算方法 | 第37-41页 |
| ·迭代算法的基本步骤 | 第41-42页 |
| ·基于迭代检测的伪码捕获方法 | 第42-52页 |
| ·伪码捕获问题的检测估值理论 | 第42-44页 |
| ·扩频伪码及其因子图表示 | 第44-46页 |
| ·伪码的迭代捕获算法 | 第46-48页 |
| ·一个具体的伪码捕获的例子 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 第4章 伪码迭代捕获方法改进及性能分析 | 第53-76页 |
| ·基于数字平均的信息优化 | 第53-57页 |
| ·数字平均技术 | 第53-54页 |
| ·数字平均对迭代初始信息的改善 | 第54-57页 |
| ·符号定时误差及载波相位误差的消除 | 第57-62页 |
| ·符号定时误差的消除 | 第57-59页 |
| ·载波相位误差的处理 | 第59-62页 |
| ·伪码迭代捕获方法复杂度分析与改进 | 第62-67页 |
| ·伪码迭代捕获方法复杂度分析 | 第62-63页 |
| ·低存储复杂度迭代译码算法 | 第63-65页 |
| ·低运算复杂度向量选择算法 | 第65-67页 |
| ·伪码迭代捕获方法的性能分析 | 第67-75页 |
| ·捕获概率分析 | 第67-70页 |
| ·捕获时间分析 | 第70-73页 |
| ·捕获方法性能比较 | 第73-75页 |
| ·本章小结 | 第75-76页 |
| 第5章 伪码迭代捕获方法的FPGA 设计与实现 | 第76-100页 |
| ·伪码迭代捕获方法的FPGA 架构 | 第76-80页 |
| ·算法功能模块的划分 | 第76-78页 |
| ·位宽设计 | 第78-80页 |
| ·控制通路设计 | 第80-88页 |
| ·主状态机设计 | 第80-82页 |
| ·信息初始化状态机设计 | 第82-84页 |
| ·前向与后向递归状态机设计 | 第84-88页 |
| ·数据通路设计 | 第88-93页 |
| ·数据采集模块设计 | 第88-90页 |
| ·计算逻辑模块设计 | 第90-91页 |
| ·消息存储阵列设计 | 第91-93页 |
| ·恢复与判决单元设计 | 第93-97页 |
| ·捕获判决控制器设计 | 第93-95页 |
| ·伪码序列恢复模块设计 | 第95-96页 |
| ·门限判决模块设计 | 第96-97页 |
| ·系统联调与测试结果 | 第97-99页 |
| ·本章小结 | 第99-100页 |
| 结论 | 第100-101页 |
| 参考文献 | 第101-105页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第105-106页 |
| 致谢 | 第106页 |
