| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-25页 |
| 1.1 研究背景和意义 | 第17-18页 |
| 1.2 国内外研究现状和发展趋势 | 第18-23页 |
| 1.2.1 雷达信号实时处理硬件平台发展与现状 | 第18-21页 |
| 1.2.2 软件化雷达技术发展与现状 | 第21-23页 |
| 1.2.3 软件化雷达算法组件研发需求 | 第23页 |
| 1.3 论文主要工作和结构安排 | 第23-25页 |
| 第二章 软件化雷达体系架构研究 | 第25-33页 |
| 2.1 软件化雷达技术概述 | 第25-26页 |
| 2.2 软件化雷达体系架构 | 第26-29页 |
| 2.2.1 雷达应用层 | 第27-28页 |
| 2.2.2 核心框架层 | 第28页 |
| 2.2.3 中间件层 | 第28-29页 |
| 2.2.4 硬件资源层 | 第29页 |
| 2.3 基于CPU平台的软件化雷达架构概述 | 第29-30页 |
| 2.4 基于CPU平台的算法组件开发优势 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 基于CPU平台的软件化雷达算法组件设计与实现 | 第33-53页 |
| 3.1 算法组件概述 | 第33-34页 |
| 3.2 算法组件设计结构 | 第34-36页 |
| 3.2.1 中间件接口对接层 | 第34-35页 |
| 3.2.2 缓存空间管理层 | 第35页 |
| 3.2.3 算法核心逻辑层 | 第35-36页 |
| 3.3 算法组件开发工具 | 第36-37页 |
| 3.3.1 开发环境 | 第36页 |
| 3.3.2 开发语言 | 第36-37页 |
| 3.3.3 底层函数库 | 第37页 |
| 3.4 雷达信号处理常规算法简述 | 第37-41页 |
| 3.4.1 脉冲压缩算法 | 第38-39页 |
| 3.4.2 动目标检测算法 | 第39-40页 |
| 3.4.3 恒虚警率检测算法 | 第40-41页 |
| 3.5 雷达信号处理常规算法组件的设计与实现 | 第41-46页 |
| 3.5.1 脉冲压缩算法组件设计与实现 | 第41-45页 |
| 3.5.2 动目标检测算法组件设计与实现 | 第45-46页 |
| 3.5.3 恒虚警率检测算法组件设计与实现 | 第46页 |
| 3.6 算法组件逻辑验证与实时性分析 | 第46-50页 |
| 3.6.1 脉冲压缩算法组件验证 | 第46-48页 |
| 3.6.2 动目标检测算法组件验证 | 第48-49页 |
| 3.6.3 恒虚警率检测算法组件验证 | 第49-50页 |
| 3.6.4 算法组件实时性分析 | 第50页 |
| 3.7 软件化雷达系统中的算法组件形式 | 第50-51页 |
| 3.8 本章小结 | 第51-53页 |
| 第四章 基于CPU平台的软件化雷达信号实时处理系统 | 第53-67页 |
| 4.1 系统架构 | 第53-61页 |
| 4.1.1 算法组件层 | 第53-55页 |
| 4.1.2 开发界面层 | 第55-57页 |
| 4.1.3 核心框架层 | 第57-58页 |
| 4.1.4 中间件层 | 第58-60页 |
| 4.1.5 硬件资源层 | 第60-61页 |
| 4.2 系统搭建与应用 | 第61-64页 |
| 4.3 系统实时性分析 | 第64-65页 |
| 4.4 本章小结 | 第65-67页 |
| 第五章 基于VSIPL规范的软件化雷达算法组件设计研究 | 第67-73页 |
| 5.1 VSIPL规范概述 | 第67-68页 |
| 5.2 基于VSIPL规范的算法开发 | 第68-71页 |
| 5.2.1 基于VSIPL规范的算法开发特点 | 第68-69页 |
| 5.2.2 基于VSIPL规范的算法开发过程 | 第69-70页 |
| 5.2.3 基于VSIPL规范的算法组件测试 | 第70-71页 |
| 5.3 基于VSIPL规范的软件化雷达算法组件设计 | 第71-72页 |
| 5.4 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
