| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 异构系统研究现状 | 第11-13页 |
| 1.2.1 CPU+GPGPU的异构系统 | 第11-12页 |
| 1.2.2 CPU+FPGA的异构系统 | 第12-13页 |
| 1.2.3 其他异构系统 | 第13页 |
| 1.3 研究工作和论文结构 | 第13-16页 |
| 第2章 支持OpenCL的异构多核SoC平台概述 | 第16-22页 |
| 2.1 OpenCL概述 | 第16-19页 |
| 2.1.1 平台模型 | 第16-17页 |
| 2.1.2 执行模型 | 第17页 |
| 2.1.3 内存模型 | 第17-18页 |
| 2.1.4 编程模型 | 第18-19页 |
| 2.2 基于FPGA的SOPC概述 | 第19-20页 |
| 2.3 OpenRISC体系结构概述 | 第20-21页 |
| 2.3.1 OpenRISC相关研究 | 第20页 |
| 2.3.2 OR1200内部结构 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第3章 异构多核SoC的硬件架构 | 第22-34页 |
| 3.1 异构多核SoC的硬件架构总体设计 | 第22-25页 |
| 3.1.1 主机MicroBlaze | 第22-23页 |
| 3.1.2 AXI互联内存访问 | 第23-24页 |
| 3.1.3 AXI-Lite互联外设访问 | 第24页 |
| 3.1.4 计算单元子系统CU | 第24-25页 |
| 3.2 本系统的OpenCL模型分析 | 第25-27页 |
| 3.2.1 平台模型 | 第25-26页 |
| 3.2.2 执行模型 | 第26页 |
| 3.2.3 内存模型 | 第26-27页 |
| 3.2.4 编程模型 | 第27页 |
| 3.3 CUIP模块设计 | 第27-28页 |
| 3.4 块内存选择器设计 | 第28-31页 |
| 3.4.1 块内存指令选择器 | 第28页 |
| 3.4.2 块内存数据选择器 | 第28-29页 |
| 3.4.3 对称双端口块内存连接 | 第29-31页 |
| 3.5 Wishbone仲裁器模块设计 | 第31-32页 |
| 3.5.1 Wishbone仲裁器模块接口分析 | 第31-32页 |
| 3.5.2 全局和常量内存访问分析 | 第32页 |
| 3.6 串口选择器模块设计 | 第32-33页 |
| 3.7 本章小结 | 第33-34页 |
| 第4章 计算单元的设计与验证 | 第34-60页 |
| 4.1 ORPSoC的架构分析 | 第34-42页 |
| 4.1.1 ORPSoC的功能模块 | 第34-36页 |
| 4.1.2 ORPSoC的存储器组织 | 第36-37页 |
| 4.1.3 ORPSoC的启动 | 第37-41页 |
| 4.1.4 ORPSoC的测试 | 第41-42页 |
| 4.2 计算单元硬件设计 | 第42-48页 |
| 4.2.1 计算单元的功能模块 | 第42-45页 |
| 4.2.2 计算单元的存储器组织 | 第45页 |
| 4.2.3 计算单元的启动 | 第45-46页 |
| 4.2.4 启动仿真测试 | 第46-48页 |
| 4.3 计算单元SDK设计 | 第48-53页 |
| 4.3.1 编译工具及流程 | 第48-49页 |
| 4.3.2 RAM内存规划 | 第49-50页 |
| 4.3.3 引导进入main函数 | 第50-51页 |
| 4.3.4 中断产生模块驱动函数 | 第51页 |
| 4.3.5 Makefile脚本 | 第51-52页 |
| 4.3.6 SDK文件说明 | 第52-53页 |
| 4.4 计算单元测试 | 第53-59页 |
| 4.4.1 调用BlockRAM的注意项 | 第53-55页 |
| 4.4.2 仿真验证 | 第55-58页 |
| 4.4.3 下板验证 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第5章 支持OpenCL的异构多核SoC平台实现与验证 | 第60-82页 |
| 5.1 实验工具简介 | 第60-62页 |
| 5.1.1 硬件工具 | 第60-61页 |
| 5.1.2 软件工具 | 第61-62页 |
| 5.2 平台搭建实现 | 第62-70页 |
| 5.2.1 基本平台搭建 | 第62-63页 |
| 5.2.2 创建AXIIP | 第63-66页 |
| 5.2.3 加入多个计算单元 | 第66-69页 |
| 5.2.4 综合报告摘要 | 第69-70页 |
| 5.2.5 平台搭建小结 | 第70页 |
| 5.3 平台SDK设计 | 第70-73页 |
| 5.3.1 主机SDK设计 | 第70-73页 |
| 5.3.2 计算单元SDK设计 | 第73页 |
| 5.4 平台测试 | 第73-81页 |
| 5.4.1 存储器测试 | 第73-76页 |
| 5.4.2 两个计算单元测试 | 第76-78页 |
| 5.4.3 全部计算单元测试 | 第78-80页 |
| 5.4.4 平台性能测试 | 第80-81页 |
| 5.5 本章小结 | 第81-82页 |
| 第6章 总结与展望 | 第82-84页 |
| 6.1 总结 | 第82-83页 |
| 6.2 展望 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 附录 | 第87-94页 |
| 致谢 | 第94-95页 |
| 攻读硕士学位期间的研究成果 | 第95页 |