| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 课题研究的背景及意义 | 第14-15页 |
| 1.2 相关研究现状 | 第15-16页 |
| 1.2.1 电路容错加固的常用方法 | 第15页 |
| 1.2.2 可重构容错系统研究 | 第15-16页 |
| 1.3 主要工作与论文结构内容安排 | 第16-18页 |
| 第二章 FPGA及动态可重构技术 | 第18-29页 |
| 2.1 FPGA概述 | 第18页 |
| 2.2 FPGA的工作原理与基本结构 | 第18-21页 |
| 2.3 IP核相关 | 第21-22页 |
| 2.4 FPGA的动态可重构功能 | 第22-25页 |
| 2.4.1 动态可重构 | 第22-23页 |
| 2.4.2 动态可重构的优点 | 第23-24页 |
| 2.4.3 动态可重构的设计方法 | 第24-25页 |
| 2.5 FPGA的设计流程及开发环境 | 第25-28页 |
| 2.5.1 FPGA的设计流程 | 第25-27页 |
| 2.5.2 动态可重构系统的设计流程 | 第27-28页 |
| 2.6 软件平台简介 | 第28-29页 |
| 第三章 FPGA中的错误及相关容错技术 | 第29-33页 |
| 3.1 FPGA中的错误 | 第29-30页 |
| 3.1.1 SEU对FPGA的影响 | 第29页 |
| 3.2.2 配置位分类 | 第29-30页 |
| 3.2 硬件冗余 | 第30-31页 |
| 3.3 数据恢复技术 | 第31-32页 |
| 3.3.1 回滚恢复 | 第31页 |
| 3.3.2 前滚恢复 | 第31-32页 |
| 3.4 错误校验 | 第32-33页 |
| 3.4.1 配置存储器 | 第32页 |
| 3.4.2 FRAME ECC | 第32-33页 |
| 第四章 可重构容错系统方案 | 第33-43页 |
| 4.1 双模冗余加固的目标电路 | 第34页 |
| 4.2 比较器与选择器 | 第34-35页 |
| 4.2.1 比较器 | 第34-35页 |
| 4.2.2 选择器 | 第35页 |
| 4.3 故障检测定位电路 | 第35-38页 |
| 4.3.1 PicoBlaze软核功能块 | 第36页 |
| 4.3.2 PicoBlaze软核功能块的容错体系 | 第36-37页 |
| 4.3.3 故障电路的测定 | 第37-38页 |
| 4.4 数据恢复 | 第38-39页 |
| 4.5 系统工作流程 | 第39-41页 |
| 4.5.1 系统工作主流程 | 第39-40页 |
| 4.5.2 系统工作辅流程 | 第40-41页 |
| 4.6 其他相关细节 | 第41-43页 |
| 第五章 可重构容错系统的实现 | 第43-52页 |
| 5.1 嵌入式软核功能模块 | 第43-46页 |
| 5.1.1 硬件平台搭建 | 第43-44页 |
| 5.1.2 软件平台搭建 | 第44-46页 |
| 5.2 电路设计输入 | 第46-48页 |
| 5.3 可重构容错系统的整合实现 | 第48-52页 |
| 第六章 开销评估对比 | 第52-57页 |
| 6.1 系统硬件资源开销评估及对比 | 第52-53页 |
| 6.2 系统时间开销评估对比 | 第53-57页 |
| 第七章 总结与展望 | 第57-59页 |
| 7.1 主要工作总结 | 第57页 |
| 7.2 未来研究展望 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 攻读硕士学位期间取得的学术研究成果 | 第61页 |