LDO芯片耐压特性的失效分析及优化研究
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 背景介绍 | 第7-9页 |
| 1.1.1 电源管理芯片概述 | 第7-8页 |
| 1.1.2 LDO芯片的发展和现状 | 第8-9页 |
| 1.2 本论文的选题依据与研究内容 | 第9-10页 |
| 第二章 LDO芯片的理论基础和制作工艺 | 第10-21页 |
| 2.1 电路原理 | 第10-11页 |
| 2.2 性能参数 | 第11-16页 |
| 2.2.1 压差 | 第12页 |
| 2.2.2 静态电流 | 第12-13页 |
| 2.2.3 转换效率 | 第13页 |
| 2.2.4 线性调整率 | 第13-14页 |
| 2.2.5 电源抑制比 | 第14页 |
| 2.2.6 负载调整率 | 第14-15页 |
| 2.2.7 瞬态响应 | 第15-16页 |
| 2.3 工艺流程 | 第16-21页 |
| 2.3.1 器件区域的规划及隔离 | 第16-17页 |
| 2.3.2 元器件的生成 | 第17-18页 |
| 2.3.3 器件连接工艺 | 第18-21页 |
| 第三章 LDO芯片耐压特性的失效分析及优化方案 | 第21-34页 |
| 3.1 耐压特性的测试方法 | 第21-22页 |
| 3.2 失效分析的方法 | 第22-25页 |
| 3.2.1 微光显微镜 | 第22-24页 |
| 3.2.2 激光束诱导电阻率变化测试 | 第24页 |
| 3.2.3 电子显微镜 | 第24-25页 |
| 3.2.4 聚焦离子束 | 第25页 |
| 3.3 耐压特性的失效分析和优化方案 | 第25-33页 |
| 3.3.1 失效点的确认 | 第26-28页 |
| 3.3.2 失效模式分析及优化方案 | 第28-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 耐压特性优化方案的可靠性评估 | 第34-58页 |
| 4.1 可靠性评估的方法 | 第34-41页 |
| 4.1.1 产品可靠性 | 第35-39页 |
| 4.1.2 工艺可靠性 | 第39-41页 |
| 4.2 优化方案的评估 | 第41-57页 |
| 4.2.1 抗静电能力的评估 | 第41-42页 |
| 4.2.2 P阱工艺变更的评估 | 第42-57页 |
| 4.2.2.1 HCI评估的方法 | 第42-45页 |
| 4.2.2.2 P阱工艺变更前HCI的评估 | 第45-51页 |
| 4.2.2.3 P阱工艺变更后HCI的评估 | 第51-57页 |
| 4.3 本章小结 | 第57-58页 |
| 第五章 总结与展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 发表论文和参加科研情况说明 | 第63-64页 |
| 致谢 | 第64页 |
