| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 国内外研究现状和发展态势 | 第12-14页 |
| 1.2.1 任意波形合成技术的现状与发展态势 | 第12-13页 |
| 1.2.1.1 提高采样率的研究现状与发展态势 | 第12-13页 |
| 1.2.1.2 扩大存储深度的研究现状与发展态势 | 第13页 |
| 1.2.1.3 多通道输出与同步技术的研究现状与发展态势 | 第13页 |
| 1.2.2 任意波形发生器的发展状况 | 第13-14页 |
| 1.3 论文主要内容及章节安排 | 第14-16页 |
| 第二章 总体方案 | 第16-30页 |
| 2.1 设计目标及需求分析 | 第16-17页 |
| 2.2 波形合成模块设计 | 第17-24页 |
| 2.2.1 直接数字频率合成技术分析 | 第17-18页 |
| 2.2.2 直接数字波形合成技术分析 | 第18-19页 |
| 2.2.3 存储器件特性分析 | 第19-22页 |
| 2.2.4 数模转换器选型 | 第22-23页 |
| 2.2.5 波形合成结构设计 | 第23-24页 |
| 2.3 双通道同步模块设计 | 第24-27页 |
| 2.4 Marker波形合成模块设计 | 第27-28页 |
| 2.5 总体方案设计 | 第28-29页 |
| 2.6 本章小结 | 第29-30页 |
| 第三章 硬件电路设计 | 第30-44页 |
| 3.1 波形合成电路设计 | 第30-39页 |
| 3.1.1 总线接口电路设计 | 第30-31页 |
| 3.1.2 FPGA选型 | 第31-33页 |
| 3.1.3 DAC电路设计 | 第33-35页 |
| 3.1.4 数据时钟电路设计 | 第35-39页 |
| 3.2 Marker信号调理电路设计 | 第39-43页 |
| 3.2.1 幅度控制电路设计 | 第39-42页 |
| 3.2.2 定时偏差控制电路设计 | 第42-43页 |
| 3.3 硬件电路实物展示 | 第43页 |
| 3.4 本章小结 | 第43-44页 |
| 第四章 逻辑模块设计 | 第44-63页 |
| 4.1 FPGA总体逻辑结构设计 | 第44-45页 |
| 4.2 总线接口模块设计 | 第45-46页 |
| 4.3 波形存储模块设计 | 第46-53页 |
| 4.3.1 存储模块接口设计 | 第46-47页 |
| 4.3.2 波形数据写入模块设计 | 第47-50页 |
| 4.3.3 波形数据读出模块设计 | 第50-53页 |
| 4.4 地址发生器模块设计 | 第53-59页 |
| 4.4.1 序列波合成技术 | 第53-54页 |
| 4.4.2 地址发生器设计 | 第54-59页 |
| 4.4.2.1 指令架构的地址发生器结构设计 | 第54-55页 |
| 4.4.2.2 指令集设计 | 第55-57页 |
| 4.4.2.3 地址发生器逻辑仿真效果 | 第57-59页 |
| 4.5 双通道同步模块设计 | 第59-61页 |
| 4.6 输出映射模块逻辑设计 | 第61-62页 |
| 4.7 本章小结 | 第62-63页 |
| 第五章 测试与验证 | 第63-73页 |
| 5.1 测试平台搭建 | 第63-64页 |
| 5.2 输出波形测试 | 第64-68页 |
| 5.2.1 输出波形种类测试 | 第64-65页 |
| 5.2.2 采样率和存储深度测试 | 第65-67页 |
| 5.2.3 输出波形频谱质量测试 | 第67-68页 |
| 5.3 Marker测试 | 第68-72页 |
| 5.3.1 Marker位置和宽度可调测试 | 第68-70页 |
| 5.3.2 Marker输出幅度 | 第70-72页 |
| 5.4 双通道同步测试 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 全文总结 | 第73页 |
| 6.2 下一步工作展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻读硕士学位期间取得的成果 | 第78页 |