多路微波频率源设计
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 频率合成技术概述 | 第10-11页 |
| 1.2 频率源发展现状 | 第11页 |
| 1.3 论文内容安排 | 第11-13页 |
| 第二章 频率合成技术原理 | 第13-25页 |
| 2.1 锁相频率合成技术 | 第13-20页 |
| 2.1.1 锁相环电路的组成及原理 | 第13-19页 |
| 2.1.2 锁相环电路的主要性能指标 | 第19-20页 |
| 2.1.3 锁相环相位噪声分析 | 第20页 |
| 2.2 直接数字合成技术 | 第20-24页 |
| 2.2.1 DDS电路结构及原理 | 第20-21页 |
| 2.2.2 DDS的性能特点 | 第21-22页 |
| 2.2.3 DDS的频谱分析 | 第22-23页 |
| 2.2.4 DDS的杂散分析 | 第23-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 多路锁相频率源设计 | 第25-49页 |
| 3.1 多路锁相频率源输出要求 | 第25页 |
| 3.2 方案简介与论证 | 第25-28页 |
| 3.2.1 方案简介 | 第25-28页 |
| 3.2.2 方案论证 | 第28页 |
| 3.3 器件选择 | 第28-33页 |
| 3.3.1 锁相环芯片 | 第28-32页 |
| 3.3.2 VCO芯片选择 | 第32页 |
| 3.3.3 晶振选择 | 第32-33页 |
| 3.4 环路滤波器设计与仿真 | 第33-36页 |
| 3.4.1 环路滤波器分类 | 第33页 |
| 3.4.2 环路带宽与相位裕量 | 第33-34页 |
| 3.4.3 环路滤波器仿真 | 第34-36页 |
| 3.5 锁相环控制模块设计 | 第36-41页 |
| 3.5.1 单片机芯片介绍 | 第36-37页 |
| 3.5.2 单片机与PLL的通信 | 第37-38页 |
| 3.5.3 鉴相器芯片的寄存器配置 | 第38-41页 |
| 3.6 电源模块设计 | 第41-43页 |
| 3.7 开关控制模块设计 | 第43-48页 |
| 3.7.1 开关模块的器件选择 | 第43-45页 |
| 3.7.2 开关切换电路设计 | 第45页 |
| 3.7.3 13路切换开关电路设计 | 第45-47页 |
| 3.7.4 4 路切换开关电路设计 | 第47-48页 |
| 3.8 本章小结 | 第48-49页 |
| 第四章 多路快速跳频源设计 | 第49-69页 |
| 4.1 指标要求 | 第49页 |
| 4.2 方案设计 | 第49-52页 |
| 4.2.1 频率合成方案分析 | 第49-51页 |
| 4.2.2 频率合成方案的确定 | 第51-52页 |
| 4.3 DDS参考时钟信号设计 | 第52-53页 |
| 4.4 DDS模块设计 | 第53-62页 |
| 4.4.1 DDS芯片选择 | 第53-55页 |
| 4.4.2 DDS芯片外围电路设计 | 第55-56页 |
| 4.4.3 DDS输出杂散滤波器的设计 | 第56-57页 |
| 4.4.4 AD9858寄存器的配置 | 第57-60页 |
| 4.4.5 AD9858的通信 | 第60-62页 |
| 4.5 倍频链路设计 | 第62-64页 |
| 4.6 锁相环本振模块设计 | 第64-66页 |
| 4.7 混频模块设计 | 第66-68页 |
| 4.8 本章小结 | 第68-69页 |
| 第五章 实验研究及测试 | 第69-78页 |
| 5.1 多路锁相频率源实验研究 | 第69-74页 |
| 5.1.1 实物图 | 第69-70页 |
| 5.1.2 实验测试结果 | 第70-74页 |
| 5.2 多路快速跳频源实验研究 | 第74-76页 |
| 5.2.1 多路快速跳频源实物图 | 第74-75页 |
| 5.2.2 多路快速跳频源实验测试 | 第75-76页 |
| 5.3 调试过程中遇到的问题 | 第76-77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 总结 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻读硕士学位期间取得的成果 | 第82-83页 |
