实时信号分析仪中PXIE高速接口的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 英文缩略语表 | 第10-12页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 国内外研究动态 | 第13-16页 |
| 1.2.1 实时信号分析仪的国内外研究动态 | 第13页 |
| 1.2.2 高速接.的国内外现状 | 第13-14页 |
| 1.2.3 仪器总线的发展历程 | 第14-15页 |
| 1.2.4 PXIE总线的国内外研究动态 | 第15-16页 |
| 1.3 本文工作及内容安排 | 第16-19页 |
| 第二章 PXIE高速接.理论及总体方案设计 | 第19-33页 |
| 2.1 PXIE硬件规范 | 第19-20页 |
| 2.2 PCIE总线协议 | 第20-24页 |
| 2.2.1 PCIE系统拓扑 | 第20-21页 |
| 2.2.2 PCIE事务及分层结构 | 第21-24页 |
| 2.2.3 中断处理 | 第24页 |
| 2.3 总体方案设计 | 第24-32页 |
| 2.3.1 硬件方案设计 | 第26-27页 |
| 2.3.2 逻辑方案设计 | 第27-30页 |
| 2.3.3 逻辑设计重难点分析 | 第30-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 PXIE高速接.硬件设计 | 第33-49页 |
| 3.1 硬件电路设计方案 | 第33页 |
| 3.2 PXIE连接器电路设计 | 第33-38页 |
| 3.3 FPGA及外围电路设计 | 第38-48页 |
| 3.3.1 FPGA中PCIE信号电路设计 | 第38-39页 |
| 3.3.2 FPGA配置电路设计 | 第39-42页 |
| 3.3.3 电源设计 | 第42-47页 |
| 3.3.4 FPGA时钟设计 | 第47-48页 |
| 3.4 本章小结 | 第48-49页 |
| 第四章 PXIE高速接.逻辑设计与实现 | 第49-75页 |
| 4.1 PIO的逻辑设计与实现 | 第49-53页 |
| 4.1.1 PIO事务 | 第49页 |
| 4.1.2 PIO逻辑设计 | 第49-53页 |
| 4.2 DMA传输的逻辑设计与实现 | 第53-74页 |
| 4.2.1 DMA技术 | 第53-54页 |
| 4.2.2 DMA传输的总体设计 | 第54页 |
| 4.2.3 DMA控制器的逻辑设计与实现 | 第54-72页 |
| 4.2.4 数据缓存设计与实现 | 第72-74页 |
| 4.3 本章小结 | 第74-75页 |
| 第五章 测试验证与结果分析 | 第75-88页 |
| 5.1 测试平台搭建和测试方案 | 第75-76页 |
| 5.2 PIO功能测试 | 第76-78页 |
| 5.2.1 PIO写测试 | 第76-77页 |
| 5.2.2 PIO读测试 | 第77-78页 |
| 5.3 DMA功能测试 | 第78-87页 |
| 5.3.1 PIO功能测试 | 第78-80页 |
| 5.3.2 DMA读过程测试 | 第80-84页 |
| 5.3.3 DMA写过程测试 | 第84-87页 |
| 5.4 DMA传输性能测试 | 第87页 |
| 5.5 本章小结 | 第87-88页 |
| 第六章 总结与展望 | 第88-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-94页 |
