面向媒体处理的可重构阵列的结构设计与研究
| 上海交通大学学位论文答辫决议书 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 第一章 绪论 | 第15-22页 |
| 1.1 课题研究背景及来源 | 第15-16页 |
| 1.2 多媒体处理 | 第16-17页 |
| 1.3 可重构计算系统 | 第17-18页 |
| 1.4 可重构系统的研究现状 | 第18-21页 |
| 1.5 论文研究内容的组织与安排 | 第21-22页 |
| 第二章 可重构计算技术 | 第22-35页 |
| 2.1 可重构计算的特征 | 第23-24页 |
| 2.2 可重构计算的分类 | 第24-32页 |
| 2.2.1 可重构阵列与处理器的耦合关系 | 第24-27页 |
| 2.2.2 可重构系统的颗粒度 | 第27-30页 |
| 2.2.3 可重构系统的互联网络 | 第30-31页 |
| 2.2.4 可重构系统的配置模式 | 第31-32页 |
| 2.3 可重构系统的计算模型 | 第32-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第三章 基于循环映射的可重构阵列结构设计 | 第35-60页 |
| 3.1 系统设计流程 | 第35-39页 |
| 3.1.1 系统设计思想 | 第36-37页 |
| 3.1.2 目标算法分析 | 第37-39页 |
| 3.2 系统架构 | 第39-41页 |
| 3.3 可重构处理单元设计 | 第41-49页 |
| 3.3.1 亚字并行技术 | 第41-43页 |
| 3.3.2 PE 内部结构图 | 第43-47页 |
| 3.3.3 配置寄存器 | 第47-49页 |
| 3.4 可重构阵列的数据通路设计 | 第49-53页 |
| 3.4.1 输入输出FIFO | 第49-51页 |
| 3.4.2 阵列内部的数据流动 | 第51-53页 |
| 3.5 可重构阵列的互连设计 | 第53-55页 |
| 3.6 可重构阵列的地址译码单元设计 | 第55页 |
| 3.7 可重构阵列的控制系统设计 | 第55-59页 |
| 3.7.1 循环控制部分 | 第56-58页 |
| 3.7.2 数据的输入输出控制 | 第58-59页 |
| 3.8 本章小结 | 第59-60页 |
| 第四章 可重构阵列的验证及其VLSI 实现 | 第60-72页 |
| 4.1 可重构阵列设计和验证流程 | 第60-61页 |
| 4.2 系统级验证平台的搭建 | 第61-62页 |
| 4.3 算法分析及映射参数生成 | 第62-70页 |
| 4.3.1 IDCT 算法映射 | 第64-66页 |
| 4.3.2 Hadamard 变换 | 第66-67页 |
| 4.3.3 H.264 帧内预测算法映射 | 第67-70页 |
| 4.4 可重构阵列的VLSI 实现结果 | 第70-71页 |
| 4.5 本章小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 论文总结 | 第72页 |
| 5.2 展望 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间已发表或录用的论文 | 第78页 |
