基于FPGA的静态可重构系统平台设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究目的及意义 | 第10-11页 |
| 1.2 国内外发展现状 | 第11-13页 |
| 1.3 论文主要研究内容 | 第13-14页 |
| 第2章 基于FPGA可重构系统方案确定 | 第14-20页 |
| 2.1 可重构系统方案的确定 | 第14-16页 |
| 2.2 硬件系统芯片的选择 | 第16-19页 |
| 2.2.1 主控芯片CPLD选择 | 第16-17页 |
| 2.2.2 目标芯片FPGA选择 | 第17-18页 |
| 2.2.3 配置存储器FLASH选择 | 第18-19页 |
| 2.3 FPGA配置方式选择 | 第19页 |
| 2.4 本章小结 | 第19-20页 |
| 第3章 系统硬件设计 | 第20-34页 |
| 3.1 电源设计 | 第20-22页 |
| 3.2 串口通信电路设计 | 第22-23页 |
| 3.3 FLASH外围接口设计 | 第23-26页 |
| 3.4 FPGA外围电路设计 | 第26-29页 |
| 3.5 CPLD外围电路设计 | 第29-31页 |
| 3.6 显示及外部控制电路设计 | 第31-33页 |
| 3.7 本章小结 | 第33-34页 |
| 第4章 系统Verilog HDL程序设计 | 第34-57页 |
| 4.1 系统软件的总体功能分析 | 第34-35页 |
| 4.2 人机交互模块设计 | 第35-39页 |
| 4.2.1 按键检测及控制模块 | 第35-38页 |
| 4.2.2 数码管显示模块 | 第38-39页 |
| 4.3 串口通信模块的设计 | 第39-44页 |
| 4.3.1 波特率发生器的设计 | 第40-42页 |
| 4.3.2 数据接收模块设计 | 第42-43页 |
| 4.3.3 数据发送模块设计 | 第43-44页 |
| 4.4 FLASH读/写控制模块设计 | 第44-49页 |
| 4.4.1 FLASH擦除模块设计 | 第45-47页 |
| 4.4.2 FLASH写模块设计 | 第47-48页 |
| 4.4.3 FLASH读模块设计 | 第48-49页 |
| 4.4.4 整体FLASH控制模块的设计 | 第49页 |
| 4.5 配置控制模块的设计 | 第49-52页 |
| 4.5.1 FPGA的PS配置 | 第49-51页 |
| 4.5.2 配置模块的Verilog实现 | 第51-52页 |
| 4.6 基于FPGA可重构系统功能的验证与分析 | 第52-56页 |
| 4.7 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 攻读硕士学位期间发表的学术论文 | 第61-62页 |
| 致谢 | 第62页 |
