| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 选题背景及研究意义 | 第10-11页 |
| 1.1.1 选题背景 | 第10-11页 |
| 1.1.2 研究意义 | 第11页 |
| 1.2 各装置研制情况 | 第11-14页 |
| 1.2.1 各装置相应产品 | 第11-12页 |
| 1.2.2 各装置主要技术要求 | 第12-13页 |
| 1.2.3 各装置的硬件结构 | 第13-14页 |
| 1.3 论文主要工作 | 第14-16页 |
| 第2章 工频变化量故障选相方法研究 | 第16-32页 |
| 2.1 相电流差工频变化量选相方法 | 第16-19页 |
| 2.2 相电流差工频变化量选相方法存在的问题 | 第19-21页 |
| 2.2.1 两相接地短路零序阻抗远小于正序阻抗时的问题 | 第19-20页 |
| 2.2.2 系统正、负序阻抗不等时的问题 | 第20-21页 |
| 2.3 改进的工频变化量选相方法 | 第21-30页 |
| 2.3.1 改进的工频变化量选相方法的提出 | 第21-24页 |
| 2.3.2 仿真验证 | 第24-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第3章 装置硬件系统设计 | 第32-52页 |
| 3.1 装置的设计思路 | 第32-33页 |
| 3.1.1 一体化设计思想 | 第32页 |
| 3.1.2 装置的技术难点 | 第32页 |
| 3.1.3 解决方法与技术指标 | 第32-33页 |
| 3.2 装置基本方案设计 | 第33-35页 |
| 3.2.1 两种基本方案的分析与选择 | 第33-35页 |
| 3.2.2 嵌入式系统的选择 | 第35页 |
| 3.3 装置的硬件设计 | 第35-47页 |
| 3.3.1 装置的硬件结构 | 第35-39页 |
| 3.3.2 装置各部分选型分析 | 第39-47页 |
| 3.4 实物测试 | 第47-51页 |
| 3.4.1 仿真板的配置与连接 | 第47-48页 |
| 3.4.2 DSP总线速度测试 | 第48-50页 |
| 3.4.3 非差分信号线高速通信测试 | 第50-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第4章 装置数据传输的设计 | 第52-74页 |
| 4.1 概述 | 第52-59页 |
| 4.1.1 数据传输功能 | 第52页 |
| 4.1.2 数据传输的总体结构 | 第52-54页 |
| 4.1.3 数据处理与存储需解决的问题 | 第54-57页 |
| 4.1.4 各芯片编程结构 | 第57-58页 |
| 4.1.5 设计流程 | 第58-59页 |
| 4.2 MAC核的设计 | 第59-60页 |
| 4.3 数据多路切换模块的设计 | 第60-62页 |
| 4.3.1 模块功能 | 第60页 |
| 4.3.2 设计方案 | 第60-61页 |
| 4.3.3 仿真验证 | 第61-62页 |
| 4.4 时钟切换模块的设计 | 第62-63页 |
| 4.4.1 模块功能 | 第62页 |
| 4.4.2 设计方案 | 第62-63页 |
| 4.4.3 仿真验证 | 第63页 |
| 4.5 LVDS数据发收模块设计 | 第63-69页 |
| 4.5.1 CRC校验方式的设计 | 第64-67页 |
| 4.5.2 数据发送模块 | 第67-68页 |
| 4.5.3 数据接收模块 | 第68-69页 |
| 4.5.4 仿真验证 | 第69页 |
| 4.6 PCI-E硬核设计 | 第69-73页 |
| 4.6.1 PCI-E硬核的功能与配置 | 第69-70页 |
| 4.6.2 PCI-E硬核与双口RAM的匹配 | 第70-73页 |
| 4.7 本章小结 | 第73-74页 |
| 第5章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 攻读硕士学位期间的论文及其它成果 | 第80-81页 |
| 致谢 | 第81页 |