| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-9页 |
| 1.1 论文课题研究的背景 | 第7-8页 |
| 1.2 论文研究内容及组织结构 | 第8-9页 |
| 第二章 USB3.0系统结构和数据传输概述 | 第9-16页 |
| 2.1 USB3.0的系统概述以及同USB2.0的比较 | 第9-11页 |
| 2.2 USB3.0的协议分析 | 第11-16页 |
| 2.2.1 USB3.0协议概述 | 第11-12页 |
| 2.2.2 USB3.0包结构介绍 | 第12-13页 |
| 2.2.3 USB3.0数据传输类型 | 第13-16页 |
| 第三章 USB3.0数据链路层分析 | 第16-31页 |
| 3.1 USB3.0总线分析 | 第16-17页 |
| 3.2 USB3.0链路层的包结构以及功能 | 第17-24页 |
| 3.2.1 USB3.0链路层的数据包结构 | 第18-19页 |
| 3.2.2 链路命令包 | 第19-20页 |
| 3.2.3 USB3.0链路控制 | 第20-23页 |
| 3.2.4 USB3.0链路层的功能 | 第23-24页 |
| 3.3 链路训练和状况状态机 | 第24-31页 |
| 3.3.1 非超速状态 | 第26页 |
| 3.3.2 超速失败状态 | 第26-27页 |
| 3.3.3 上电状态 | 第27-28页 |
| 3.3.4 轮询状态 | 第28-29页 |
| 3.3.5 热复位状态 | 第29-31页 |
| 第四章 USB3.0数据链路层CRC设计 | 第31-39页 |
| 4.1 USB3.0中CRC校验原理 | 第31-32页 |
| 4.2 USB3.0数据链路层包头中CRC-16校验设计 | 第32-35页 |
| 4.2.1 CRC-16电路实现 | 第32-33页 |
| 4.2.2 算法实现过程 | 第33-35页 |
| 4.3 USB3.0数据链路层数据包中CRC-32校验设计 | 第35-39页 |
| 4.3.1 CRC-32电路实现 | 第35-37页 |
| 4.3.2 并行递推CRC-32算法实现 | 第37-39页 |
| 第五章 USB3.0数据链路层CRC校验的实现 | 第39-44页 |
| 5.1 数据包头中CRC-16的实现 | 第39-41页 |
| 5.1.1 数据包头中串行CRC-16的verilog实现 | 第39-40页 |
| 5.1.2 数据包头中并行CRC-16的verilog实现 | 第40-41页 |
| 5.2 数据域中的CRC-32的实现和比较 | 第41-44页 |
| 5.2.1 串行CRC-32的verilog实现 | 第41页 |
| 5.2.2 并行递推CRC-32的verilog实现 | 第41-42页 |
| 5.2.3 并行查表CRC-32和并行递推CRC-32仿真结果的比较 | 第42-44页 |
| 第六章 总结与展望 | 第44-46页 |
| 参考文献 | 第46-49页 |
| 图表目录 | 第49-50页 |
| 致谢 | 第50页 |
