光网板卡中的DDR3信号设计方法
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 英语缩略语表 | 第6-9页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 DDR3研究现状 | 第10-11页 |
| 1.2.2 信号完整性研究现状 | 第11-12页 |
| 1.3 本文的研究内容和章节安排 | 第12-14页 |
| 1.3.1 研究内容 | 第12页 |
| 1.3.2 章节安排 | 第12-14页 |
| 第2章 DDR3协议分析 | 第14-25页 |
| 2.1 DDR3技术特点 | 第14-18页 |
| 2.1.1 DDR3性能的提升 | 第14-15页 |
| 2.1.2 DDR3信号在信号完整性方面的提升 | 第15-18页 |
| 2.1.3 DDR3低功耗技术 | 第18页 |
| 2.2 DDR3电气特性与规范解析 | 第18-22页 |
| 2.2.1 DDR3电气特性 | 第19-20页 |
| 2.2.2 DDR3时序规范 | 第20-22页 |
| 2.3 DDR3协议分析 | 第22-24页 |
| 2.3.1 DDR3的工作原理 | 第22-23页 |
| 2.3.2 DDR3的时序参数 | 第23页 |
| 2.3.3 DDR3的读写协议分析 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 信号完整性基本问题的研究和分析 | 第25-32页 |
| 3.1 信号完整性的基本问题 | 第25-27页 |
| 3.1.1 串扰 | 第25页 |
| 3.1.2 反射 | 第25-26页 |
| 3.1.3 过冲和下冲 | 第26页 |
| 3.1.4 振铃 | 第26页 |
| 3.1.5 信号延迟 | 第26页 |
| 3.1.6 地弹 | 第26-27页 |
| 3.2 串扰分析 | 第27-28页 |
| 3.3 反射形成的机理 | 第28-29页 |
| 3.3.1 反射的信号波形 | 第28-29页 |
| 3.3.2 网格图和线性负载反射 | 第29页 |
| 3.4 信号完整性仿真与设计方法研究 | 第29-31页 |
| 3.5 本章小结 | 第31-32页 |
| 第4章 IBIS模型和Hyperlynx软件介绍 | 第32-43页 |
| 4.1 IBIS模型的介绍 | 第32-38页 |
| 4.1.1 IBIS模型的由来 | 第32页 |
| 4.1.2 IBIS的buffer模型 | 第32-34页 |
| 4.1.3 IBIS文件的结构 | 第34-37页 |
| 4.1.4 IBIS模型与SPICE模型比较 | 第37-38页 |
| 4.2 Hyperlynx软件介绍 | 第38-42页 |
| 4.2.1 Line Sim软件特点 | 第38-39页 |
| 4.2.2 Line Sim界面介绍 | 第39-41页 |
| 4.2.3 串扰分析 | 第41-42页 |
| 4.3 本章小结 | 第42-43页 |
| 第5章 光网板卡中DDR3系统SI及时序设计实现 | 第43-69页 |
| 5.1 CPC2板卡介绍 | 第43页 |
| 5.2 DDR3系统的板级设计考虑 | 第43-48页 |
| 5.2.1 PCB的叠层和阻抗 | 第43-45页 |
| 5.2.2 DDR3板级设计中的SI基本问题考虑 | 第45-48页 |
| 5.3 换层过孔对信号质量的影响 | 第48-49页 |
| 5.4 DDR3信号拓扑结构选择 | 第49-66页 |
| 5.4.1 CLK信号拓扑选择 | 第50-55页 |
| 5.4.2 控制信号拓扑选择 | 第55-57页 |
| 5.4.3 地址/命令信号拓扑选择 | 第57-61页 |
| 5.4.4 DQ信号拓扑选择 | 第61-64页 |
| 5.4.5 DQS信号拓扑选择 | 第64-66页 |
| 5.5 前仿真和后仿真结果对比 | 第66-68页 |
| 5.6 本章小结 | 第68-69页 |
| 第6章 总结和展望 | 第69-71页 |
| 6.1 全文总结 | 第69页 |
| 6.2 工作展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间已发表或录用的论文 | 第74-76页 |
