| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-15页 |
| 1.1 课题背景与意义 | 第8-11页 |
| 1.2 地震检波器发展现状 | 第11-13页 |
| 1.3 主要研究内容和本文结构 | 第13-15页 |
| 第二章 多速率信号处理基础和数字滤波器原理 | 第15-28页 |
| 2.1 多速率信号处理基础理论 | 第15-20页 |
| 2.1.1 多速率信号处理的概念和作用 | 第15页 |
| 2.1.2 抽取 | 第15-18页 |
| 2.1.3 插值 | 第18-20页 |
| 2.1.4 多速率信号处理过程 | 第20页 |
| 2.2 数字滤波器原理 | 第20-28页 |
| 2.2.1 SINC滤波器的基本原理 | 第21-23页 |
| 2.2.2 SINC滤波器的一般设计方法 | 第23-24页 |
| 2.2.3 FIR滤波器的基本原理 | 第24-25页 |
| 2.2.4 FIR滤波器的一般设计方法 | 第25页 |
| 2.2.5 抽取滤波器的多级实现 | 第25-28页 |
| 第三章 基带接收电路的设计与仿真 | 第28-44页 |
| 3.1 多速率数字滤波器设计基础与评价指标 | 第28-29页 |
| 3.1.1 MEMS数字检波器的工作原理 | 第28-29页 |
| 3.1.2 多速率数字抽取滤波器设计评价指标 | 第29页 |
| 3.2 多速率数字抽取滤波器的整体架构 | 第29-33页 |
| 3.3 SINC抽取滤波器的设计与参数优化 | 第33-39页 |
| 3.3.1 SINC滤波器的MATLAB设计 | 第33-34页 |
| 3.3.2 多速率SINC滤波器的设计 | 第34-35页 |
| 3.3.3 SINC滤波器参数优化设计 | 第35-39页 |
| 3.4 FIR滤波器的MATLAB设计 | 第39-41页 |
| 3.5 系统级联后滤波器的MATLAB仿真结果 | 第41-43页 |
| 3.6 本章小结 | 第43-44页 |
| 第四章 多速率信号处理的FPGA实现与性能测试 | 第44-58页 |
| 4.1 FPGA开发概述 | 第44-48页 |
| 4.1.1 FPGA简介 | 第44页 |
| 4.1.2 Verilog HDL语言简介 | 第44-45页 |
| 4.1.3 基于Altera公司Quartus平台的FPGA开发流程 | 第45-47页 |
| 4.1.4 Signal Tap内嵌逻辑分析仪介绍 | 第47-48页 |
| 4.2 多速率SINC滤波器的FPGA的实现 | 第48-52页 |
| 4.2.1 SINC滤波器的算法设计 | 第48-49页 |
| 4.2.2 多速率SINC滤波器的FPGA实现 | 第49-52页 |
| 4.3 系统的性能测试 | 第52-56页 |
| 4.3.1 系统的FPGA实现 | 第52-53页 |
| 4.3.2 系统的测试方案 | 第53-54页 |
| 4.3.3 系统性能测试 | 第54-56页 |
| 4.4 系统性能测试结果分析 | 第56-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 总结与展望 | 第58-60页 |
| 5.1 工作总结 | 第58页 |
| 5.2 展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 攻读学位期间公开发表的论文 | 第63-64页 |
| 参与科研项目情况说明 | 第64-65页 |
| 致谢 | 第65-66页 |