可重构软件无线电平台的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本文的主要工作 | 第12-13页 |
| 1.4 文章整体架构 | 第13-14页 |
| 第二章 软件无线电技术相关理论 | 第14-26页 |
| 2.1 软件无线电定义 | 第14页 |
| 2.2 采样定理 | 第14-17页 |
| 2.2.1 奈奎斯特采样定理 | 第15页 |
| 2.2.2 带通信号采样定理 | 第15-17页 |
| 2.3 多速率信号处理理论 | 第17-21页 |
| 2.3.1 整数倍抽取 | 第17-20页 |
| 2.3.2 多级抽取 | 第20-21页 |
| 2.4 数字下变频和上变频技术 | 第21-22页 |
| 2.5 直接数字频率合成技术 | 第22-24页 |
| 2.6 本章小结 | 第24-26页 |
| 第三章 可重构软件无线电平台硬件设计 | 第26-58页 |
| 3.1 总体设计方案 | 第26-31页 |
| 3.1.1 方案分析 | 第26-29页 |
| 3.1.2 详细设计方案 | 第29-31页 |
| 3.2 可重构性分析 | 第31-32页 |
| 3.3 可重构模块设计 | 第32-37页 |
| 3.3.1 核心芯片选型 | 第32-35页 |
| 3.3.2 核心外围电路设计 | 第35-37页 |
| 3.4 运算模块设计 | 第37-42页 |
| 3.4.1 数字信号处理器的选型 | 第37-39页 |
| 3.4.2 核心外围电路设计 | 第39-42页 |
| 3.5 人机交互模块设计 | 第42-47页 |
| 3.5.1 微处理器选型 | 第42-44页 |
| 3.5.2 核心外围电路设计 | 第44-47页 |
| 3.6 A/D与D/A模块设计 | 第47-51页 |
| 3.6.1 核心芯片选型 | 第47-49页 |
| 3.6.2 时钟电路设计 | 第49-51页 |
| 3.7 各模块间通讯接口设计 | 第51-57页 |
| 3.7.1 FPGA与ARM间通讯接口设计 | 第51-52页 |
| 3.7.2 FPGA与DSP间通讯接口设计 | 第52-56页 |
| 3.7.3 DSP与ARM间通讯接口设计 | 第56页 |
| 3.7.4 射频子板与主板间接口设计 | 第56-57页 |
| 3.8 本章小结 | 第57-58页 |
| 第四章 可重构软件无线电平台软件设计 | 第58-70页 |
| 4.1 软件整体设计及流程 | 第58-60页 |
| 4.2 各模块软件设计流程 | 第60-68页 |
| 4.2.1 可重构模块软件设计流程 | 第60-62页 |
| 4.2.2 运算模块软件设计流程 | 第62-65页 |
| 4.2.3 人机交互模块软件设计流程 | 第65-68页 |
| 4.3 本章小结 | 第68-70页 |
| 第五章 可重构软件无线电平台调试 | 第70-88页 |
| 5.1 硬件调试 | 第70-71页 |
| 5.2 软件调试 | 第71页 |
| 5.3 功能测试与分析 | 第71-85页 |
| 5.3.1 射频子板功能测试 | 第71-76页 |
| 5.3.2 子板与主板通信功能测试 | 第76-77页 |
| 5.3.3 运算子系统功能测试 | 第77-79页 |
| 5.3.4 人机交互子系统功能测试 | 第79-81页 |
| 5.3.5 平台综合测试 | 第81-85页 |
| 5.4 难点与解决方案 | 第85-86页 |
| 5.5 本章小结 | 第86-88页 |
| 结论 | 第88-90页 |
| 全文总结 | 第88-89页 |
| 进一步研究展望 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 攻读学位期间取得的研究成果 | 第94-96页 |
| 致谢 | 第96页 |
