用于数字电源的延迟型模数转换器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 论文背景与意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.3 论文主要工作与设计指标 | 第15-16页 |
| 1.4 论文组织结构 | 第16-17页 |
| 第二章 开关电源和ADC基础理论知识 | 第17-31页 |
| 2.1 模拟开关电源原理 | 第17-19页 |
| 2.1.1 脉宽调制模式PWM | 第18页 |
| 2.1.2 脉冲频率调制方式PFM | 第18-19页 |
| 2.1.3 跨周期调制模式PSM | 第19页 |
| 2.2 数字开关电源原理 | 第19-20页 |
| 2.3 开关电源性能指标分析 | 第20-22页 |
| 2.4 ADC基础理论知识 | 第22-29页 |
| 2.4.1 ADC基本原理和性能指标 | 第22-26页 |
| 2.4.2 ADC的分类 | 第26-29页 |
| 2.5 本章小结 | 第29-31页 |
| 第三章 分段延迟环ADC的设计 | 第31-55页 |
| 3.1 本文设计分段延迟环结构 | 第31-32页 |
| 3.2 延迟链和延迟单元的设计 | 第32-39页 |
| 3.2.1 延迟单元简介 | 第32-33页 |
| 3.2.2 不同宽长比的延迟单元的延迟时间估算 | 第33-37页 |
| 3.2.3 延迟链长度的计算 | 第37-39页 |
| 3.3 延迟环特性和设计 | 第39-40页 |
| 3.4 分段线性化特性和设计 | 第40-44页 |
| 3.4.1 分段比较模块 | 第40-41页 |
| 3.4.2 参考电压调整 | 第41-42页 |
| 3.4.3 切换延迟线长度设计 | 第42-43页 |
| 3.4.4 分段延迟链长度计算 | 第43-44页 |
| 3.5 取样模块D触发器设计 | 第44-48页 |
| 3.5.1 D触发器结构的分类 | 第44-46页 |
| 3.5.2 TSPC结构D触发器电路设计 | 第46-48页 |
| 3.6 数字编码电路的设计 | 第48-51页 |
| 3.6.1 编码方式的分析和选取 | 第48-49页 |
| 3.6.2 温度计码转换为格雷码编码电路设计 | 第49-51页 |
| 3.6.4 格雷码转换为二进制码的电路设计 | 第51页 |
| 3.7 缓冲器(buffer)的设计 | 第51-52页 |
| 3.8 基准电路设计 | 第52-53页 |
| 3.9 本章小结 | 第53-55页 |
| 第四章 分段延迟环ADC的仿真和版图设计 | 第55-63页 |
| 4.1 概述 | 第55页 |
| 4.2 版图的设计 | 第55-59页 |
| 4.2.1 数模混合版图设计概述 | 第55-58页 |
| 4.2.2 分段延迟环ADC版图设计 | 第58-59页 |
| 4.3 电路的仿真 | 第59-62页 |
| 4.3.1 瞬态仿真 | 第59-60页 |
| 4.3.2 指标仿真结果分析 | 第60-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 总结 | 第63页 |
| 5.2 展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 作者简介 | 第71页 |
