基于FPGA的时钟相移TDC设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 注释表 | 第10-11页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.3 论文主要工作和章节安排 | 第15-17页 |
| 1.3.1 论文主要工作 | 第15页 |
| 1.3.2 论文章节安排 | 第15-17页 |
| 第2章 时间间隔测量基本原理 | 第17-32页 |
| 2.0 TDC基本原理 | 第17-19页 |
| 2.1 模拟式时间数字转换器 | 第19-21页 |
| 2.1.1 时间扩展法 | 第19-20页 |
| 2.1.2 时间-幅度转换法 | 第20-21页 |
| 2.2 数字式时间数字转换器 | 第21-31页 |
| 2.2.1 游标法 | 第21-22页 |
| 2.2.2 抽头延迟线法 | 第22-25页 |
| 2.2.3 差分延迟线法 | 第25-26页 |
| 2.2.4 脉冲收缩延迟线法 | 第26-28页 |
| 2.2.5 多相位时钟采样法 | 第28-31页 |
| 2.3 本章小结 | 第31-32页 |
| 第3章 基于FPGA的时间数字转换器电路设计 | 第32-59页 |
| 3.1 可编程逻辑器件简述 | 第32-35页 |
| 3.2 Virtex-5 ML507 | 第35-37页 |
| 3.3 TDC系统整体结构设计与实现 | 第37-58页 |
| 3.3.1 TDC系统结构方案设计 | 第37-40页 |
| 3.3.2 时钟生成单元 | 第40-43页 |
| 3.3.3 粗计数单元 | 第43页 |
| 3.3.4 细计数单元 | 第43-52页 |
| 3.3.5 数据处理与存储单元 | 第52-55页 |
| 3.3.6 时序约束与布局布线 | 第55-58页 |
| 3.4 本章小结 | 第58-59页 |
| 第4章 TDC电路测试与分析 | 第59-70页 |
| 4.1 性能参数指标 | 第59-63页 |
| 4.1.1 分辨率(LSB) | 第59页 |
| 4.1.2 测量范围(MR) | 第59-60页 |
| 4.1.3 死区时间(DT) | 第60页 |
| 4.1.4 非线性(NL) | 第60-62页 |
| 4.1.5 测量精度(RMS) | 第62-63页 |
| 4.2 测试与参数提取 | 第63-69页 |
| 4.2.1 环形自激振荡器 | 第64-65页 |
| 4.2.2 串口数据传输 | 第65-66页 |
| 4.2.3 系统非线性测试 | 第66-67页 |
| 4.2.4 时间测量精度测试 | 第67-69页 |
| 4.3 本章小结 | 第69-70页 |
| 第5章 总结与展望 | 第70-72页 |
| 5.1 总结 | 第70-71页 |
| 5.2 展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第77页 |
