摘要 | 第1-4页 |
Abstract | 第4-5页 |
目录 | 第5-7页 |
1 绪论 | 第7-11页 |
·引言 | 第7页 |
·视频编码标准及其发展 | 第7-9页 |
·视频编码原理 | 第7-8页 |
·视频编码标准的发展 | 第8页 |
·视频编码技术研究现状 | 第8-9页 |
·本论文主要研究内容 | 第9-11页 |
·研究内容 | 第9-10页 |
·论文结构 | 第10-11页 |
2 可编程GPU | 第11-20页 |
·可编程GPU的工作原理 | 第11-12页 |
·CUDA概述 | 第12页 |
·CUDA的编程语言 | 第12-16页 |
·CUDA的硬件模型 | 第12-13页 |
·CUDA编程模式 | 第13-14页 |
·CUDA的存储模式 | 第14-15页 |
·并行线程组织 | 第15-16页 |
·性能优化 | 第16-19页 |
·程序并行化 | 第17页 |
·优化内存带宽 | 第17-19页 |
·优化指令吞出量 | 第19页 |
·本章小结 | 第19-20页 |
3 H.26 4编码关键技术及其并行化 | 第20-35页 |
·并行计算机体系结构与分类方法 | 第20-21页 |
·并行编码分类 | 第21-22页 |
·空间域并行编码 | 第21-22页 |
·时间域并行编码 | 第22页 |
·H.264常用编码技术及其并行化 | 第22-29页 |
·游程编码 | 第22-26页 |
·Huffman编码 | 第26-27页 |
·并行的Huffman编码算法 | 第27-29页 |
·正交变换编码 | 第29页 |
·DCT的并行化及其优化 | 第29-34页 |
·DCT变换在CPU上的实现 | 第30-31页 |
·DCT运算在GPU上实现 | 第31-32页 |
·GPU优化策略 | 第32-34页 |
·本章小结 | 第34-35页 |
4 基于CPU+GPU的H.264编码器的并行编码设计 | 第35-51页 |
·H.264编码器编码过程分析 | 第35-42页 |
·X264控制台应用程序 | 第35-37页 |
·libx264编码库 | 第37-42页 |
·基于CPU+GPU的宏块级并行编码方案设计 | 第42-47页 |
·编码方案的可行性分析 | 第42-44页 |
·整体设计 | 第44-45页 |
·CPU编码设计 | 第45页 |
·GPU编码设计 | 第45-47页 |
·实验与数据 | 第47-50页 |
·实验环境 | 第47页 |
·QCIF格式测试 | 第47-48页 |
·CIF格式测试 | 第48-50页 |
·本章小结 | 第50-51页 |
5 总结与展望 | 第51-52页 |
·本文工作总结 | 第51页 |
·未来研究展望 | 第51-52页 |
致谢 | 第52-53页 |
参考文献 | 第53-57页 |