纳米级工艺下SRAM结构研究
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 1 绪论 | 第9-17页 |
| ·半导体存储器的分类 | 第9-12页 |
| ·非易失性存储器 | 第10-11页 |
| ·易失性存储器 | 第11-12页 |
| ·SRAM单元基本结构 | 第12-14页 |
| ·课题研究动机 | 第14-15页 |
| ·本文采用的电路仿真工具 | 第15-16页 |
| ·本文的主要内容与章节安排 | 第16-17页 |
| 2 SRAM单元功耗研究 | 第17-35页 |
| ·纳米级集成电路的功耗 | 第17-27页 |
| ·纳米级CMOS电路功耗来源 | 第17-21页 |
| ·功耗优化分析 | 第21-27页 |
| ·SRAM单元功耗分析 | 第27-29页 |
| ·动态功耗 | 第27-28页 |
| ·静态功耗 | 第28-29页 |
| ·SRAM单元功耗优化 | 第29-34页 |
| ·门控电源技术 | 第29-30页 |
| ·晶体管堆叠 | 第30-31页 |
| ·体偏置效应 | 第31-32页 |
| ·使用FinFET晶体管 | 第32-33页 |
| ·仿真分析 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 3 SRAM单元稳定性研究 | 第35-49页 |
| ·纳米级CMOS电路噪声分析 | 第35-36页 |
| ·制作过程中的噪声 | 第35-36页 |
| ·环境变化产生的噪声 | 第36页 |
| ·SRAM单元的噪声分析 | 第36-42页 |
| ·静态噪声容限 | 第37-39页 |
| ·蒙特卡罗分析 | 第39-40页 |
| ·SRAM单元稳定性研究 | 第40-42页 |
| ·SRAM单元稳定性研究 | 第42-48页 |
| ·Beta Ratio(BR) | 第42-43页 |
| ·动态电压法 | 第43-45页 |
| ·改变电路结构 | 第45-48页 |
| ·本章小结 | 第48-49页 |
| 4 新结构单元分析 | 第49-69页 |
| ·新8T结构SRAM单元 | 第49-54页 |
| ·8T单元结构 | 第49页 |
| ·数据保持 | 第49-50页 |
| ·数据读取 | 第50-52页 |
| ·数据写入 | 第52-54页 |
| ·新结构性能分析 | 第54-63页 |
| ·功耗成因分析与仿真 | 第54-58页 |
| ·稳定性分析 | 第58-63页 |
| ·新结构优化 | 第63-68页 |
| ·本章小结 | 第68-69页 |
| 5 工作总结及展望 | 第69-71页 |
| ·工作总结 | 第69页 |
| ·前景展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 作者简历及在学期间所取得的研究成果 | 第75页 |
