多核处理器下三维片上存储结构研究
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-22页 |
| ·研究背景和意义 | 第12-14页 |
| ·三维集成电路简介 | 第14-16页 |
| ·国内外研究现状 | 第16-20页 |
| ·论文主要工作和创新 | 第20-21页 |
| ·论文组织结构 | 第21-22页 |
| 第二章 片上存储模拟实现技术 | 第22-33页 |
| ·片上存储模拟工具简介 | 第22-23页 |
| ·存储的结构 | 第23-30页 |
| ·逻辑结构 | 第23-24页 |
| ·组织结构 | 第24-26页 |
| ·电路结构 | 第26-28页 |
| ·互连结构 | 第28-30页 |
| ·Cache 的多尺度建模 | 第30-32页 |
| ·延迟估算方法 | 第30-31页 |
| ·能耗估算方法 | 第31-32页 |
| ·面积估算方法 | 第32页 |
| ·本章小结 | 第32-33页 |
| 第三章 3DSC 存储结构 | 第33-42页 |
| ·三维片上存储阵列结构介绍 | 第33-36页 |
| ·3DSC 结构 | 第36-37页 |
| ·3DSC 结构模拟工具的实现 | 第37-39页 |
| ·实验结果 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 3D CACTI5 的设计 | 第42-51页 |
| ·问题的提出 | 第42-43页 |
| ·3D CACTI5 延迟模型 | 第43-45页 |
| ·3D CACTI5 面积模型 | 第45-46页 |
| ·3D CACTI5 能耗模型 | 第46-48页 |
| ·3D CACTI5 工艺模型 | 第48-49页 |
| ·3D CACTI5 模型评估 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 3D CACTI5 模拟仿真结果 | 第51-64页 |
| ·3D IC 对片上存储延迟的影响 | 第51-55页 |
| ·3D IC 对片上存储能耗的影响 | 第55-61页 |
| ·3D IC 对工艺选择的影响 | 第61-62页 |
| ·3D IC 对Cache 设计的影响 | 第62页 |
| ·本章小结 | 第62-64页 |
| 第六章 结束语 | 第64-66页 |
| ·工作总结 | 第64页 |
| ·研究展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
