| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-19页 |
| ·IP协议转换的国内外发展现状 | 第10-11页 |
| ·目前的转换技术 | 第11-12页 |
| ·目前转换技术的综述与比较 | 第12-13页 |
| ·双栈技术 | 第12页 |
| ·隧道技术 | 第12页 |
| ·地址转换 | 第12-13页 |
| ·协议转换 | 第13页 |
| ·协议转换的输入与输出 | 第13-14页 |
| ·HDLC概述 | 第13-14页 |
| ·CRC概述 | 第14页 |
| ·HDLC协议分析 | 第14-15页 |
| ·HDLC帧结构 | 第14-15页 |
| ·HDLC协议相关技术 | 第15-17页 |
| ·“0”位的插入和删除 | 第15页 |
| ·CRC校验 | 第15-16页 |
| ·CRC生成算法 | 第16页 |
| ·CRC校验算法 | 第16-17页 |
| ·控制器设计相关技术 | 第17-19页 |
| ·有限状态机设计原理 | 第17页 |
| ·Verilog三段式状态机 | 第17-19页 |
| 第二章 FPGA的相关技术 | 第19-24页 |
| ·FPGA的发展与SOPC技术 | 第19页 |
| ·IP概述 | 第19-21页 |
| ·XILINXFPGA的芯片结构 | 第21-24页 |
| ·可配置逻辑块(CLB) | 第21-22页 |
| ·输入输出单元(IOB) | 第22页 |
| ·嵌入式块内存(Block RAM,BRAM) | 第22页 |
| ·时钟管理模块(DCM) | 第22-23页 |
| ·硬核处理器PowerPC405 | 第23-24页 |
| 第三章 HDLC的控制器的具体设计 | 第24-39页 |
| ·HDLC控制器顶层设计 | 第24页 |
| ·接收方向 | 第24-30页 |
| ·标志字模块 | 第25-27页 |
| ·删零模块 | 第27-29页 |
| ·CRC校验模块 | 第29-30页 |
| ·发送方向 | 第30-36页 |
| ·标志字生成模块 | 第31-33页 |
| ·插零模块 | 第33-35页 |
| ·CRC生成模块 | 第35-36页 |
| ·时钟与分频器 | 第36-37页 |
| ·本章小结 | 第37-39页 |
| 第四章 协议转换控制器设计 | 第39-55页 |
| ·IPv4到IPv6方向控制器设计 | 第41-44页 |
| ·IPv4到IPv6方向总体流程设计 | 第41-42页 |
| ·IPv4到IPv6方向转换算法 | 第42-43页 |
| ·IPv4到IPv6方向具体流程设计 | 第43-44页 |
| ·IPv4到IPv6方向具体FPGA实现与仿真 | 第44-47页 |
| ·读IPv4头部数据 | 第45页 |
| ·写入IPv6头部数据 | 第45-46页 |
| ·写入扩展头部和TCP头部 | 第46-47页 |
| ·IPv6到1Pv方向控制器设计 | 第47-49页 |
| ·IPv6到IPv4方向总体流程设计 | 第47页 |
| ·IPv6到IPv4方向转换算法 | 第47-48页 |
| ·IPv6到IPv4方向的具体流程设计 | 第48-49页 |
| ·IPv6到IPv4方向具体FPGA实现与仿真 | 第49-51页 |
| ·读IPv6头部数据 | 第50页 |
| ·写入IPv4和UDP头部 | 第50-51页 |
| ·写入DNS信息 | 第51页 |
| ·结论与分析 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 总结与展望 | 第55-56页 |
| ·论文工作总结 | 第55页 |
| ·未来工作展望 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 致谢 | 第59-60页 |
| 攻读硕士学位期间已发表、录用论文及参与科研项目情况 | 第60页 |