首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

多核处理器的容错路由与粒度建模研究

主要英文缩略词表第1-5页
图表索引第5-7页
摘要第7-8页
Abstract第8-10页
第一章 绪论第10-20页
   ·片上网络NoC的产生背景第10-13页
   ·NoC的国内外研究现状第13-14页
   ·片上网络容错及其必要性第14-17页
   ·同构多核处理器的粒度建模第17页
   ·本文研究内容第17-18页
   ·本文组织结构第18-20页
第二章 片上网络相关研究第20-35页
   ·NoC关键问题研究第20-27页
     ·网络拓扑结构第20-21页
     ·路由技术第21-22页
     ·流控制策略第22-24页
     ·服务质量QoS第24-25页
     ·性能评估指标第25页
     ·任务调度与映射第25-26页
     ·NoC的可测试性第26-27页
     ·面向3G/4G应用的NoC平台设计第27页
   ·通用的Router结构第27-31页
     ·缓冲区模块(Buffer)第28-29页
     ·路由模块(Routing Logic)第29页
     ·交换开关(Crossbar)第29页
     ·输出仲裁模块(Arbiter)第29-31页
   ·片上网络容错相关研究第31-35页
     ·软错第31-32页
     ·硬错与容错路由第32-35页
第三章 可扩展可配置的容错路由算法第35-48页
   ·错误区域类型第35-36页
   ·系统分区第36-38页
   ·三种路由策略第38-43页
     ·角落RFDR第38-39页
     ·边界RFDR第39-41页
     ·环RFDR第41-43页
   ·路由限制集合的搜索第43-45页
   ·免于死锁机制第45-46页
   ·重构过程第46-48页
第四章 容错路由算法的性能评估第48-58页
   ·基于SystemC的平台第48-50页
   ·不同负载特性和不同出错位置下的延时对比第50-54页
   ·容错能力对比第54-55页
   ·硬件开销对比第55-56页
   ·可扩展性、可重配置和容错能力定性综合评估第56-58页
第五章 同构多核处理器节点粒度建模第58-71页
   ·同构多核处理器相关背景第58-59页
   ·良品率和处理能力建模第59-63页
     ·AMAD系统的良品率建模第60-61页
     ·AMAA系统的处理能力简化模型第61-63页
   ·平均无故障时间(MTTF)建模第63-65页
   ·不同粒度多核处理器的性能模型第65-67页
   ·综合衡量指标——3D空间探索第67-71页
第六章 总结与展望第71-73页
   ·工作总结第71-72页
   ·工作展望第72-73页
参考文献第73-79页
硕士学习期间录用和发表的学术论文第79-81页
致谢第81-82页

论文共82页,点击 下载论文
上一篇:新型嵌入式存储器内的重要模块研究
下一篇:嵌入式闪存测试技术研究