光纤接口高速大容量SAR数据记录器研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-12页 |
| 第一章 绪论 | 第12-18页 |
| ·合成孔径雷达简介 | 第12-13页 |
| ·合成孔径雷达的发展 | 第13-14页 |
| ·高速大容量数据记录器的研究意义 | 第14-15页 |
| ·高速大容量数据记录器的研究现状和发展 | 第15页 |
| ·系统设计简介 | 第15-16页 |
| ·设计特点 | 第16页 |
| ·技术指标 | 第16页 |
| ·论文的主要内容和结构安排 | 第16-18页 |
| 第二章 存储设备媒质及记录技术 | 第18-30页 |
| ·磁记录技术 | 第18-24页 |
| ·磁带机技术 | 第18-19页 |
| ·硬磁盘技术 | 第19-21页 |
| ·磁盘阵列技术 | 第21-24页 |
| ·RAID磁盘阵列技术的优点 | 第21-22页 |
| ·RAID的基本分级模式 | 第22-24页 |
| ·固态盘记录技术 | 第24-27页 |
| ·固态盘的基本组成结构 | 第24-25页 |
| ·固态盘的分类 | 第25-26页 |
| ·固态盘记录技术的优点 | 第26-27页 |
| ·固态盘技术的发展 | 第27页 |
| ·光盘记录技术 | 第27-30页 |
| ·光盘存储器的分类 | 第27-28页 |
| ·光盘存储器的特点 | 第28-29页 |
| ·光盘记录技术的发展趋势 | 第29-30页 |
| 第三章 高速大容量数据记录器系统设计 | 第30-36页 |
| ·前言 | 第30页 |
| ·前人的设计方案 | 第30-33页 |
| ·总线型数据记录器设计 | 第30-32页 |
| ·专用型数据记录器设计 | 第32-33页 |
| ·高速大容量数据记录器系统设计 | 第33-35页 |
| ·系统整体设计 | 第33-34页 |
| ·系统设计的特点 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第四章 高速大容量数据记录器的硬件设计 | 第36-70页 |
| ·SCSI总线介绍 | 第36-41页 |
| ·SCSI的分类和发展 | 第36页 |
| ·SCSI接口的特点 | 第36-38页 |
| ·SCSI总线阶段 | 第38-40页 |
| ·SCSI总线信号 | 第40-41页 |
| ·SCSI设备的使用 | 第41页 |
| ·SCSI总线协议控制器FAS660的设计 | 第41-45页 |
| ·FAS660简介 | 第41-42页 |
| ·FAS660内部结构 | 第42-45页 |
| ·FAS660微处理器接口的连接 | 第45页 |
| ·FPGA的设计 | 第45-51页 |
| ·FPGA简介 | 第45-47页 |
| ·芯片选择与介绍 | 第47-50页 |
| ·FPGA芯片的选择 | 第47页 |
| ·芯片介绍 | 第47-49页 |
| ·配置FPGA | 第49-50页 |
| ·设计的关键问题 | 第50-51页 |
| ·DSP的设计 | 第51-55页 |
| ·芯片的选择与介绍 | 第52-53页 |
| ·设计的关键问题 | 第53-55页 |
| ·光纤收发器的设计 | 第55-58页 |
| ·光纤收发器简介 | 第55-56页 |
| ·设计的关键问题 | 第56-58页 |
| ·如何减小电磁干扰 | 第56页 |
| ·如何实现电平匹配 | 第56-58页 |
| ·SDRAM的设计 | 第58-61页 |
| ·SDRAM的工作原理 | 第58-59页 |
| ·SDRAM的选取 | 第59-60页 |
| ·几个需要注意的问题 | 第60-61页 |
| ·其它电路设计 | 第61-62页 |
| ·时钟电路设计 | 第61-62页 |
| ·复位电路设计 | 第62页 |
| ·高速数字电路设计 | 第62-69页 |
| ·高速数字设计关键技术 | 第63-67页 |
| ·信号完整性问题分析 | 第63-64页 |
| ·阻抗控制技术 | 第64-65页 |
| ·电源分配设计 | 第65-66页 |
| ·电磁兼容EMC设计 | 第66-67页 |
| ·高速PCB布局布线 | 第67-69页 |
| ·差分布线 | 第67-68页 |
| ·布线的其它问题 | 第68-69页 |
| ·小结 | 第69-70页 |
| 第五章 高速大容量数据记录器的软件设计 | 第70-88页 |
| ·FPGA功能模块设计 | 第70-83页 |
| ·数据收发器 | 第70-75页 |
| ·千兆位收发器结构 | 第71-73页 |
| ·收发器模式的选择 | 第73-74页 |
| ·如何开始数据传输 | 第74-75页 |
| ·时钟生成电路设计 | 第75页 |
| ·高速大容量FIFO设计 | 第75-77页 |
| ·FIFO的选择 | 第75-76页 |
| ·空/满标志的产生 | 第76-77页 |
| ·FIFO的设定 | 第77页 |
| ·异步FIFO的仿真结果 | 第77页 |
| ·DMA控制器设计 | 第77-79页 |
| ·数据保护 | 第79-82页 |
| ·CRC原理 | 第79-80页 |
| ·CRC-32算法 | 第80-81页 |
| ·CRC数据生成及校验 | 第81-82页 |
| ·芯片的配置及资源利用 | 第82-83页 |
| ·系统控制模块设计 | 第83-87页 |
| ·DSP控制程序 | 第83-84页 |
| ·FAS660的软件解决方案 | 第84-87页 |
| ·SCSI控制器状态转换 | 第84页 |
| ·FAS660微控制器状态转换 | 第84-86页 |
| ·FAS660的软件编程控制 | 第86-87页 |
| ·小结 | 第87-88页 |
| 第六章 结束语 | 第88-90页 |
| 附录一 高速数据记录器原理图 | 第90-94页 |
| 附录二 实物照片 | 第94-98页 |
| 攻读硕士期间发表的论文 | 第98-99页 |
| 致谢 | 第99页 |
