首页--工业技术论文--无线电电子学、电信技术论文--无线通信论文--光波通信、激光通信论文--光纤通信论文

光纤通信中的级联码技术及其实现研究

摘要第1-6页
Abstract第6-11页
第一章 绪论第11-23页
   ·课题背景及意义第11-12页
   ·纠错码发展简介第12-14页
   ·光通信中的纠错码与VLSI 实现第14-17页
     ·光通信中的纠错码第14-16页
     ·纠错码的VLSI 实现第16-17页
   ·本文主要研究内容和结构安排第17-19页
     ·主要研究内容第17-18页
     ·论文结构安排第18-19页
 参考文献第19-23页
第二章 纠错码原理与级联码设计第23-41页
   ·引言第23-24页
   ·RS 码和BCH 码的编解码原理第24-27页
     ·纠错码基本概念第24-25页
     ·RS 码和BCH 码编码原理第25-26页
     ·RS 码和BCH 码解码原理第26-27页
   ·级联码设计考虑第27-31页
   ·数字集成电路设计第31-38页
     ·集成电路设计流程第31-33页
     ·逻辑综合第33-34页
     ·标准单元库介绍第34-35页
     ·流水线与并行处理技术第35-38页
   ·本章小结第38页
 参考文献第38-41页
第三章 高速RS(255,239)编解码器设计与实现第41-59页
   ·引言第41-42页
   ·RS 编码器设计第42-43页
   ·RS 解码器原理第43-47页
     ·伴随式计算第44-45页
     ·解关键方程第45页
     ·钱氏搜索与纠错输出第45-47页
   ·一种并行低复杂度Euclid 算法结构第47-54页
     ·ME 算法描述第47-48页
     ·传统ME 算法结构第48-51页
     ·低复杂度并行ME 算法结构第51-53页
     ·控制电路设计第53-54页
   ·高速RS(255,239)解码器设计第54-56页
     ·错误检测电路第55页
     ·纠错失败判断第55-56页
     ·先入先出缓存器的设计第56页
   ·VLSI 实现结果第56-57页
   ·本章小结第57页
 参考文献第57-59页
第四章 高速并行BCH 编码器设计与实现第59-71页
   ·引言第59-61页
   ·并行BCH 编码器实现原理第61-65页
     ·编码器校验位的并行计算第61-63页
     ·并行BCH 编码器设计举例第63-65页
   ·高速并行BCH(2184,2040)编码器设计第65-68页
   ·设计结果与分析第68-69页
   ·本章小结第69-70页
 参考文献第70-71页
第五章 高性能并行BCH 解码器实现结构研究第71-85页
   ·引言第71页
   ·BCH(2184,2040)解码器结构第71-73页
   ·低复杂度伴随式电路设计第73-75页
   ·优化的高速IBM 算法结构第75-81页
     ·传统IBM 算法电路结构第76-78页
     ·改进的高速IBM 算法电路结构第78-80页
     ·性能分析与比较第80-81页
   ·钱氏搜索电路的结构优化第81-83页
   ·设计结果第83页
   ·本章小结第83-84页
 参考文献第84-85页
第六章 有限域并行乘法器优化设计第85-99页
   ·引言第85-86页
   ·有限域并行乘法器设计第86-91页
     ·GF(2~8)域并行乘法器设计第86-89页
     ·GF(2~(12))域并行乘法器设计结果第89-91页
   ·面向应用的常量乘法器结构优化第91-98页
     ·常量乘法器的优化与应用第91-94页
     ·常量乘法器组的优化与应用第94-98页
   ·本章小结第98页
 参考文献第98-99页
第七章 级联码系统与功能验证第99-109页
   ·引言第99-100页
   ·级联码系统第100-102页
   ·基于FPGA 的验证第102-105页
     ·基于FPGA 的验证系统第102-104页
     ·验证方法第104-105页
   ·验证结果第105-106页
   ·本章小结第106-107页
 参考文献第107-109页
第八章 全文总结第109-111页
   ·本论文已取得的研究结果第109-110页
   ·有待进一步研究的问题第110-111页
致谢第111-112页
作者攻读博士学位期间发表的论文第112页

论文共112页,点击 下载论文
上一篇:虚拟听觉空间实现中与头相关传递函数的特征分析和高效建模
下一篇:新型外包钢—混凝土组合连续梁及梁柱节点的试验研究