基于PCI总线的RS编译码接口卡的设计与FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 引言 | 第8-17页 |
| ·课题背景 | 第8-13页 |
| ·国内外研究现状 | 第13-14页 |
| ·课题设计内容 | 第14-15页 |
| ·课题的目的和意义 | 第15页 |
| ·论文的组织结构 | 第15-17页 |
| 第二章 RS 编译码接口卡的总体设计 | 第17-23页 |
| ·RS 编译码接口卡的总体设计 | 第17-18页 |
| ·开发工具简介 | 第18-19页 |
| ·Cyclone 系列器件 | 第19-20页 |
| ·FPGA 开发板简介 | 第20-23页 |
| 第三章 数学基础和编码的基本理论 | 第23-30页 |
| ·信道编码理论 | 第23-24页 |
| ·数学基础 | 第24-25页 |
| ·编码理论 | 第25-30页 |
| 第四章 RS 编/译码算法 | 第30-40页 |
| ·RS 编码算法 | 第30页 |
| ·RS 译码算法 | 第30-40页 |
| 第五章 RS 编码器硬件设计与实现 | 第40-46页 |
| ·RS 编/译码器基本单元电路 | 第40-42页 |
| ·RS 编码器的设计 | 第42-45页 |
| ·与现有的RS(255,223)编码器性能的比较 | 第45-46页 |
| 第六章 RS 译码器硬件的设计与实现 | 第46-59页 |
| ·RS(255,223)译码器的组成 | 第46-47页 |
| ·伴随式计算器的设计 | 第47-48页 |
| ·关键方程求解器的设计 | 第48-53页 |
| ·计算错误值多项式的设计 | 第53-54页 |
| ·错误位置计算器的设计 | 第54-55页 |
| ·错误值计算器的设计 | 第55-56页 |
| ·FIFO 控制器的设计 | 第56-57页 |
| ·与现有的RS(255,223)译码器性能的比较 | 第57-59页 |
| 第七章 PCI 总线研究与分析 | 第59-68页 |
| ·PCI 总线概述 | 第59页 |
| ·PCI 总线信号的定义 | 第59-63页 |
| ·PCI 总线命令 | 第63-64页 |
| ·基本传输控制 | 第64页 |
| ·PCI 总线读写访问时序 | 第64-68页 |
| 第八章 PCI 总线控制器的设计与实现 | 第68-81页 |
| ·PCI 总线控制器的组成 | 第68-69页 |
| ·PCI 总线控制器的逻辑实现 | 第69-81页 |
| 第九章 RS 编译码接口卡的FPGA 实现 | 第81-93页 |
| ·RS 编码器仿真 | 第81页 |
| ·RS 译码器仿真 | 第81-82页 |
| ·PCI 总线控制器仿真 | 第82-86页 |
| ·硬件实现 | 第86-89页 |
| ·课题设计过程中遇到的问题和解决方法 | 第89-93页 |
| 第十章 结论 | 第93-95页 |
| 参考文献 | 第95-99页 |
| 致谢 | 第99-100页 |
| 作者简介 | 第100页 |
