AES加密算法的FPGA高速设计
| 第一章 引言 | 第1-12页 |
| ·密码学简介 | 第6-7页 |
| ·数据加密标准发展过程 | 第7-8页 |
| ·数据加密标准 DES | 第7页 |
| ·高级加密标准 AES | 第7-8页 |
| ·高级加密标准研究现状 | 第8-10页 |
| ·算法研究 | 第8页 |
| ·硬件实现研究 | 第8-10页 |
| ·本论文研究意义 | 第10页 |
| ·本论文研究内容和创新 | 第10-11页 |
| ·论文的组织结构 | 第11-12页 |
| 第二章 高级加密标准算法描述与安全性分析 | 第12-26页 |
| ·预备知识 | 第12-13页 |
| ·字节运算 | 第12-13页 |
| ·四字节运算 | 第13页 |
| ·高级加密标准算法描述 | 第13-23页 |
| ·加、解密的输入输出 | 第13-15页 |
| ·AES的结构 | 第15-16页 |
| ·轮变换 | 第16-21页 |
| ·密钥编排 | 第21-23页 |
| ·高级加密标准安全性分析 | 第23-26页 |
| ·安全性原则 | 第23-24页 |
| ·AES的安全性 | 第24-25页 |
| ·算法性能简析 | 第25-26页 |
| 第三章 开发语言与开发环境介绍 | 第26-31页 |
| ·硬件描述语言 | 第26-27页 |
| ·QUARTUS Ⅱ开发环境 | 第27-28页 |
| ·芯片选择 | 第28-29页 |
| ·设计方法 | 第29-31页 |
| 第四章 高级加密标准的 FPGA设计 | 第31-49页 |
| ·FPGA实现系统分析 | 第31-34页 |
| ·软硬件实现方法比较 | 第31-32页 |
| ·性能参数 | 第32-33页 |
| ·关键技术 | 第33-34页 |
| ·整体结构设计 | 第34-39页 |
| ·总体设计方案 | 第35-38页 |
| ·整体系统结构框图 | 第38-39页 |
| ·各系统分支模块设计 | 第39-47页 |
| ·加密/解密模块设计 | 第40-41页 |
| ·控制模块设计 | 第41-44页 |
| ·密钥扩展模块设计 | 第44-45页 |
| ·接口模块设计 | 第45-47页 |
| ·编码实现 | 第47-49页 |
| 第五章 系统优化及测试 | 第49-55页 |
| ·系统优化 | 第49-51页 |
| ·系统测试 | 第51-55页 |
| ·仿真测试 | 第51-54页 |
| ·片上测试 | 第54-55页 |
| 第六章 结论与展望 | 第55-57页 |
| ·结论 | 第55页 |
| ·展望 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-59页 |
| 硕士期间发表论文 | 第59页 |
