第1章 绪论 | 第1-18页 |
1.1 研究背景与意义 | 第8-9页 |
1.2 国内外的研究与应用现状 | 第9-17页 |
1.2.1 摆式列车的原理 | 第9页 |
1.2.2 摆式列车的类型 | 第9-10页 |
1.2.3 倾摆控制系统的要求 | 第10页 |
1.2.4 倾摆控制系统的线路参数检测方式 | 第10-11页 |
1.2.5 国外倾摆控制系统的发展现状 | 第11-16页 |
1.2.6 国内倾摆控制系统的发展现状 | 第16-17页 |
1.3 本文的主要工作和内容 | 第17-18页 |
第2章 倾摆控制系统的结构设计 | 第18-28页 |
2.1 倾摆控制系统的整体方案 | 第18-19页 |
2.2 倾摆控制系统的基本结构 | 第19-25页 |
2.2.1 检测子系统 | 第19-23页 |
2.2.2 控制子系统 | 第23-25页 |
2.2.3 作动子系统 | 第25页 |
2.3 LonWorks控制网络的介绍 | 第25-28页 |
第3章 控制子系统的网络接口硬件设计 | 第28-46页 |
3.1 PC/104总线功能引脚定义 | 第28-31页 |
3.2 存储器空间和I/O地址分配 | 第31-33页 |
3.2.1 存储空间和内存分配 | 第31-32页 |
3.2.2 I/O地址分配 | 第32-33页 |
3.3 PC/104寻址方式 | 第33-34页 |
3.3.1 两种寻址方式的比较 | 第33页 |
3.3.2 PC/104寻址方式的C语言实现 | 第33-34页 |
3.4 PLD器件在地址译码中的应用 | 第34-37页 |
3.4.1 可编程逻辑器件的介绍 | 第34页 |
3.4.2 PLD器件的设计方法以及开发过程 | 第34-37页 |
3.5 硬件接口卡设计中的一些重点电路 | 第37-44页 |
3.5.1 PC/104总线驱动 | 第37-38页 |
3.5.2 I/O地址译码电路 | 第38-39页 |
3.5.3 硬件设计中的双口RAM电路 | 第39页 |
3.5.4 双方CPU交互读写数据的仲裁 | 第39-41页 |
3.5.5 复位电路 | 第41页 |
3.5.6 服务电路 | 第41-42页 |
3.5.7 16位的存储器的读写 | 第42-44页 |
3.6 硬件的图和照片 | 第44-45页 |
3.6.1 PCB布线图 | 第44-45页 |
3.6.2 网络接口卡实物的照片 | 第45页 |
3.7 硬件设计思路的改进 | 第45-46页 |
第4章 倾摆控制系统的软件设计 | 第46-57页 |
4.1 界面的设计 | 第46-48页 |
4.1.1 C语言菜单设计的几个要点 | 第46-47页 |
4.1.2 本文设计的界面介绍 | 第47-48页 |
4.2 实时的数据采集 | 第48-50页 |
4.3 数字滤波程序设计 | 第50-51页 |
4.4 网络软件设计 | 第51-57页 |
4.4.1 网络驱动软件 | 第51页 |
4.4.2 网络接口软件 | 第51-54页 |
4.4.3 车辆节点程序设计 | 第54-57页 |
第5章 倾摆控制系统的控制策略的仿真 | 第57-68页 |
5.1 MATLAB和SIMULINK的简要介绍 | 第57页 |
5.2 低通滤波器截止频率的选择 | 第57-59页 |
5.3 滤波器的延时 | 第59-62页 |
5.4 平台信号的变换 | 第62页 |
5.5 实测和计算的加速度信号的延时比较 | 第62-65页 |
5.6 倾摆控制角度的计算 | 第65页 |
5.7 控制策略仿真程序 | 第65-67页 |
5.8 仿真结果的分析 | 第67-68页 |
第6章 倾摆控制系统的调试 | 第68-76页 |
6.1 PC/104数据采集和滤波程序的调试 | 第68-69页 |
6.2 PC/104网络接口卡的调试 | 第69-72页 |
6.2.1 可编程逻辑器件(GAL16V8)译码程序 | 第70-71页 |
6.2.2 PC/104对双口RAM的读写的调试 | 第71-72页 |
6.3 网络传输的实验调试 | 第72-76页 |
6.3.1 建立的调试模型 | 第72-73页 |
6.3.2 头车上网发送的信息 | 第73-74页 |
6.3.3 头车从网上接收的信息 | 第74-76页 |
结论 | 第76-77页 |
致谢 | 第77-78页 |
参考文献 | 第78-81页 |
攻读硕士学位期间发表的论文 | 第81页 |