异质媒体双发射处理器的设计研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-19页 |
| ·嵌入式处理器发展史 | 第7-9页 |
| ·高端嵌入式处理器 | 第9-15页 |
| ·媒体增强结构的标量RISC处理器 | 第10-11页 |
| ·高度可配置的嵌入式处理器 | 第11页 |
| ·VLIW结构的媒体处理器 | 第11-12页 |
| ·超标量结构的嵌入式处理器 | 第12-13页 |
| ·多线程扩展的嵌入式处理器 | 第13-14页 |
| ·多处理器结构 | 第14-15页 |
| ·本文的研究意义和内容安排 | 第15-19页 |
| 第二章 异质媒体双发射处理器的微结构研究 | 第19-51页 |
| ·单发射处理器RISC32E | 第19-23页 |
| ·RISC32E流水线结构 | 第20-21页 |
| ·单发射处理器的频率瓶颈分析 | 第21-23页 |
| ·双发射处理器POLLUX架构设计 | 第23-30页 |
| ·POLLUX发射策略 | 第24-27页 |
| ·POLLUX流水线划分 | 第27-30页 |
| ·POLLUX流水线竞争和流水线控制策略 | 第30-35页 |
| ·流水线竞争及防治措施 | 第30-32页 |
| ·流水线控制策略 | 第32-35页 |
| ·处理器精确异常机制和重排序缓冲器 | 第35-43页 |
| ·乱序执行流水线的精确异常处理方式 | 第36-37页 |
| ·ROB硬件电路设计 | 第37-40页 |
| ·访存操作与ROB分离 | 第40-43页 |
| ·POLLUX处理器的双线程模式扩展 | 第43-45页 |
| ·POLLUX初步性能评估 | 第45-49页 |
| ·本章小结 | 第49-51页 |
| 第三章 嵌入式处理器的动态分支预测机制 | 第51-71页 |
| ·控制相关和分支造成的性能损失 | 第51-52页 |
| ·动态分支预测原理 | 第52-55页 |
| ·最新的动态分支预测算法 | 第55-57页 |
| ·嵌入式处理器的分支预测策略 | 第57-63页 |
| ·分支预测器的设计原则 | 第57-58页 |
| ·分支预测器的性能模拟 | 第58-62页 |
| ·可配置分支预测器 | 第62-63页 |
| ·POLLUX分支预测电路设计 | 第63-69页 |
| ·分支指令预译码 | 第63-64页 |
| ·分支指令的分类预测 | 第64-66页 |
| ·分支延迟槽的处理方法 | 第66-67页 |
| ·分支预测失败恢复 | 第67-68页 |
| ·分支预测硬件代价 | 第68-69页 |
| ·本章小结 | 第69-71页 |
| 第四章 低功耗媒体数据通路 | 第71-91页 |
| ·微处理器的媒体结构扩展 | 第71-73页 |
| ·数据通路的低功耗设计方法 | 第73-77页 |
| ·CMOS集成电路的功耗模型 | 第73-75页 |
| ·高抽象层次的低功耗设计方法 | 第75-76页 |
| ·时延优化与功耗优化结合的设计方法 | 第76-77页 |
| ·POLLUX媒体数据通路分析 | 第77-80页 |
| ·低功耗分裂式乘加器设计 | 第80-88页 |
| ·基于16比特乘加器的可拆分结构 | 第80-82页 |
| ·16-bit乘加器 | 第82-85页 |
| ·分裂式乘加器物理性能分析 | 第85-87页 |
| ·在逻辑级降低乘加器的动态功耗 | 第87-88页 |
| ·本章小结 | 第88-91页 |
| 总结和展望 | 第91-93页 |
| 参考文献 | 第93-101页 |
| 作者攻读硕士期间发表的论文 | 第101页 |
| 作者攻读硕士期间参加的科研工作 | 第101-103页 |
| 致谢 | 第103页 |
