| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7页 |
| ·图像降噪方法概述 | 第7-8页 |
| ·ASIP技术简介 | 第8-9页 |
| ·本文研究工作及内容安排 | 第9-11页 |
| 第二章 并行处理机研究 | 第11-18页 |
| ·并行处理机介绍 | 第11-12页 |
| ·SIMD并行处理机 | 第12-14页 |
| ·MIMD并行处理机 | 第14-15页 |
| ·SIMD MIMD并行处理机比较 | 第15-16页 |
| ·并行处理机的特点 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第三章 ASIP处理单元的设计 | 第18-31页 |
| ·ASIP设计流程 | 第18-19页 |
| ·指令集产生 | 第19-21页 |
| ·ASIP处理器的结构设计 | 第21-22页 |
| ·运算单元设计 | 第22-23页 |
| ·存储结构设计 | 第23-24页 |
| ·程序定序器设计 | 第24-25页 |
| ·DAG设计 | 第25-26页 |
| ·仿真结果 | 第26-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 ASIP阵列结构设计及5/3 提升小波滤波实现 | 第31-44页 |
| ·系统难点分析及阵列结构选取 | 第31-32页 |
| ·MIMD结构的ASIP阵列处理机 | 第32-33页 |
| ·ASIP阵列数据读入读出设计 | 第33-35页 |
| ·ASIP阵列APE间的通信 | 第35-38页 |
| ·边缘效应的消除 | 第35-37页 |
| ·全局数据交换控制模块 | 第37-38页 |
| ·5/3 提升小波滤波算法 | 第38-40页 |
| ·仿真结果 | 第40-43页 |
| ·本章小结 | 第43-44页 |
| 第五章 ASIP图像降噪处理电路的设计 | 第44-57页 |
| ·图像降噪处理电路的功能 | 第44-45页 |
| ·FPGA型号选择及配置电路设计 | 第45-49页 |
| ·FPGA型号选择 | 第45-47页 |
| ·FPGA配置电路设计 | 第47-49页 |
| ·降噪处理电路PCB设计 | 第49-52页 |
| ·布局布线 | 第49-50页 |
| ·电源地平面设计 | 第50-52页 |
| ·信号完整性分析 | 第52-55页 |
| ·降噪处理电路测试 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 总结展望 | 第57-59页 |
| ·总结 | 第57页 |
| ·展望 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 在硕士研究生期间取得的研究成果 | 第63-64页 |