首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

基于65nm CMOS工艺Pipelined-SAR ADC关键电路的研究与设计

摘要第4-5页
ABSTRACT第5-6页
第一章 绪论第13-21页
    1.1 研究的背景及意义第13-14页
    1.2 Pipelined-SAR ADC及关键技术的研究现状第14-19页
        1.2.1 Pipelined-SAR ADC的研究现状第14-15页
        1.2.2 栅压自举开关的研究现状第15-17页
        1.2.3 适用于流水线架构ADC的运算放大器的研究现状第17-19页
    1.3 论文主要工作和组织架构第19-21页
第二章 Pipelined-SAR ADC基本原理与性能分析第21-38页
    2.1 Pipelined-SAR ADC的基本原理第21-25页
        2.1.1 Pipeline ADC的基本结构及工作原理第21-22页
        2.1.2 SAR ADC的基本结构及工作原理第22-23页
        2.1.3 Pipelined-SAR ADC的基本结构及工作原理第23-25页
    2.2 ADC性能参数第25-28页
        2.2.1 静态性能参数第25-26页
        2.2.2 动态性能参数第26-28页
    2.3 MOS开关的误差分析第28-33页
        2.3.1 电荷注入第28-29页
        2.3.2 时钟馈通第29-30页
        2.3.3 开关断开时的耦合效应第30-31页
        2.3.4 导通电阻的非线性第31-32页
        2.3.5 kT/C噪声第32-33页
    2.4 运算放大器的误差分析第33-37页
        2.4.1 运放有限增益误差第34-35页
        2.4.2 运放有限带宽误差第35-37页
    2.5 本章小结第37-38页
第三章 栅压自举开关的分析与设计第38-56页
    3.1 开关自举原理第38-39页
    3.2 栅压自举开关电路的实现第39-44页
        3.2.1 传统栅压自举开关电路第39-41页
        3.2.2 改进的栅压自举开关电路第41-44页
    3.3 栅压自举开关的仿真与分析第44-48页
        3.3.1 功能仿真第44-46页
        3.3.2 性能仿真第46-48页
    3.4 栅压自举开关的版图设计与后仿真第48-54页
        3.4.1 栅压自举开关的版图设计第48-49页
        3.4.2 栅压自举开关的后仿真第49-54页
    3.5 本章小结第54-56页
第四章 运放的设计指标与关键技术分析第56-76页
    4.1 运算放大器的设计指标第56-59页
    4.2 增益自举技术的理论分析第59-68页
        4.2.1 增益自举技术的基本原理第59-61页
        4.2.2 增益自举运放的零极点分析第61-66页
        4.2.3 增益自举运放的闭环建立时间分析第66-68页
    4.3 MOS晶体管工作于亚阈区的分析第68-75页
        4.3.1 MOS晶体管在亚阈区的漏极电流第69-70页
        4.3.2 MOS晶体管在亚阈区的小信号模型第70-73页
        4.3.3 MOS晶体管在亚阈区的跨导效率和特征频率第73-75页
    4.4 本章小结第75-76页
第五章 运算放大器的设计第76-99页
    5.1 运放主体电路的设计第76-82页
        5.1.1 主运放的设计第78-82页
        5.1.2 辅助运放的设计第82页
    5.2 偏置电路的设计第82-85页
    5.3 共模反馈电路的设计第85-88页
    5.4 运算放大器的仿真与分析第88-93页
    5.5 运算放大器的版图设计与后仿真第93-98页
        5.5.1 运算放大器的版图设计第93-94页
        5.5.2 运算放大器的后仿真第94-98页
    5.6 本章小结第98-99页
第六章 总结与展望第99-101页
参考文献第101-107页
致谢第107页

论文共107页,点击 下载论文
上一篇:中国与老挝高等教育合作中的问题与对策研究--以云南省为例
下一篇:基于脑电信号混合特征提取的情绪识别模型研究