应用于同侧肌电桥的去伪迹电路系统研究与设计
摘要 | 第4-5页 |
Abstract | 第5页 |
第1章 绪论 | 第8-14页 |
1.1 研究背景与意义 | 第8-10页 |
1.2 研究现状 | 第10-11页 |
1.3 设计内容与指标要求 | 第11页 |
1.4 论文组织结构 | 第11-14页 |
第2章 体表肌电信号数学模型 | 第14-22页 |
2.1 引言 | 第14页 |
2.2 体表肌电信号 | 第14-18页 |
2.2.1 体表肌电信号成分 | 第14-15页 |
2.2.2 自主肌电信号 | 第15-16页 |
2.2.3 对侧探测伪迹噪声 | 第16-17页 |
2.2.4 同侧探测伪迹噪声 | 第17-18页 |
2.3 肌电信号模型 | 第18-20页 |
2.4 算法性能标准 | 第20页 |
2.5 本章小结 | 第20-22页 |
第3章 去伪迹算法仿真 | 第22-36页 |
3.1 引言 | 第22页 |
3.2 对侧探测去伪迹 | 第22-23页 |
3.2.1 采用保护臂环去除对侧肌电桥伪迹 | 第22页 |
3.2.2 增加短路开关去除对侧肌电桥伪迹 | 第22-23页 |
3.3 同侧探测去伪迹方法 | 第23-27页 |
3.3.1 消隐技术 | 第23-24页 |
3.3.2 减法模板技术 | 第24-27页 |
3.4 格莱姆-施密特开环自适应滤波器 | 第27-28页 |
3.5 去伪迹算法仿真 | 第28-32页 |
3.5.1 理想模型仿真 | 第28-31页 |
3.5.2 实测数据仿真 | 第31-32页 |
3.6 定点仿真 | 第32-33页 |
3.7 GS-PEF算法改进 | 第33-35页 |
3.8 本章小结 | 第35-36页 |
第4章 GS-PEF去伪迹算法硬件实现 | 第36-50页 |
4.1 系统总体设计 | 第36-37页 |
4.2 时钟模块与复位模块 | 第37-38页 |
4.2.1 时钟模块 | 第37-38页 |
4.2.2 复位模块 | 第38页 |
4.3 去伪迹算法子系统 | 第38-47页 |
4.3.1 子系统总体设计结构 | 第38-39页 |
4.3.2 异步FIFO | 第39-42页 |
4.3.3 Ramache模块 | 第42-43页 |
4.3.4 GSPEF算法模块 | 第43-47页 |
4.3.5 除法器设计 | 第47页 |
4.3.6 Evaluate与Timedelay | 第47页 |
4.4 控制计算模块 | 第47-48页 |
4.5 GS-PEF算法高阶扩展 | 第48页 |
4.6 本章小结 | 第48-50页 |
第5章 去伪迹算法的仿真与测试 | 第50-62页 |
5.1 软硬件环境 | 第50页 |
5.2 算法离线仿真测试 | 第50-53页 |
5.3 算法实时仿真测试 | 第53-59页 |
5.3.1 实时测试方案 | 第53-55页 |
5.3.2 算法功能实时测试 | 第55-57页 |
5.3.3 算法性能实时测试 | 第57-59页 |
5.4 设计综合 | 第59-61页 |
5.5 本章小节 | 第61-62页 |
第6章 总结与展望 | 第62-64页 |
参考文献 | 第64-68页 |
攻读硕士学位期间发表的论文 | 第68-70页 |
致谢 | 第70页 |