| 作者简介 | 第6-7页 |
| 摘要 | 第7-8页 |
| Abstract | 第8页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 引言 | 第11页 |
| 1.2 国内外发展状况以及本文的研究方法 | 第11-13页 |
| 1.3 本文主要工作安排 | 第13-15页 |
| 第2章 地震波信号发生器的相关知识简介 | 第15-33页 |
| 2.1 地震波信号 | 第15-16页 |
| 2.2 信号发生器 | 第16-19页 |
| 2.2.1 信号发生器简介 | 第16页 |
| 2.2.2 主要技术指标 | 第16-19页 |
| 2.3 频率合成技术 | 第19-22页 |
| 2.3.1 频率合成技术简介 | 第19-22页 |
| 2.4 USB传输技术 | 第22-25页 |
| 2.4.1 USB2.0技术 | 第23-24页 |
| 2.4.2 USB2.0数据流类型 | 第24-25页 |
| 2.5 FPGA技术 | 第25-27页 |
| 2.5.1 FPGA芯片的常用开发软件 | 第25-27页 |
| 2.6 地震波波形信号存储 | 第27-31页 |
| 2.6.1 同步动态随机存储器(SDRAM)技术指标 | 第28-31页 |
| 2.7 系统模块整体构建 | 第31-32页 |
| 2.8 本章小结 | 第32-33页 |
| 第3章 地震波波形信号发生器的硬件设计 | 第33-53页 |
| 3.1 系统硬件整体设计 | 第33-34页 |
| 3.2 功能模块的设计 | 第34-52页 |
| 3.2.1 FPGA模块 | 第34-37页 |
| 3.2.2 D/A转换模块 | 第37-40页 |
| 3.2.3 滤波模块 | 第40-48页 |
| 3.2.4 放大电路模块 | 第48-51页 |
| 3.2.5 电源模块 | 第51-52页 |
| 3.3 本章小结 | 第52-53页 |
| 第4章 FPGA的逻辑设计 | 第53-61页 |
| 4.1 FPGA芯片的逻辑设计 | 第54-59页 |
| 4.1.1 时钟模块控制逻辑 | 第54-55页 |
| 4.1.2 USB数据传输模块 | 第55-56页 |
| 4.1.3 SDRAM数据存储模块 | 第56-59页 |
| 4.2 系统硬件调试 | 第59-60页 |
| 4.3 本章小结 | 第60-61页 |
| 第5章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-66页 |