嵌入式VPX信号处理系统通信链路技术研究
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.3 研究内容及文章组织架构 | 第14-16页 |
| 2 嵌入式VPX信号处理系统相关技术研究 | 第16-30页 |
| 2.1 VPX总线模块 | 第16-17页 |
| 2.2 低速通信协议 | 第17-22页 |
| 2.2.1 软件模拟IIC协议 | 第18-20页 |
| 2.2.2 SPI协议简介 | 第20-21页 |
| 2.2.3 现场总线CAN2.0B | 第21-22页 |
| 2.3 高速通信协议 | 第22-27页 |
| 2.3.1 DMA技术 | 第22-23页 |
| 2.3.2 RapidIO互联技术 | 第23-25页 |
| 2.3.3 PCIe总线 | 第25-27页 |
| 2.4 Microblaze软核 | 第27-29页 |
| 2.5 本章小结 | 第29-30页 |
| 3 电路健康管理模块设计与实现 | 第30-50页 |
| 3.1 电路健康管理模块数据链路设计 | 第30-37页 |
| 3.1.1 互联架构设计 | 第31-32页 |
| 3.1.2 健康管理状态监测 | 第32-35页 |
| 3.1.3 系统安全设计 | 第35-37页 |
| 3.2 电路健康管理模块数据报文规范要求 | 第37-41页 |
| 3.2.1 数据报文接收 | 第37-39页 |
| 3.2.2 BIT报文发送 | 第39-41页 |
| 3.3 电路健康管理模块软件实现 | 第41-48页 |
| 3.3.1 软件模拟IIC功能 | 第42-45页 |
| 3.3.2 CAN命令解析及请求BIT数据 | 第45-47页 |
| 3.3.3 FPGA健康管理信息回传 | 第47-48页 |
| 3.4 本章小结 | 第48-50页 |
| 4 重构模块设计与实现 | 第50-66页 |
| 4.1 重构模块数据链路设计 | 第50-59页 |
| 4.1.1 PFGA在线配置链路 | 第50-53页 |
| 4.1.2 基于Microblaze通信链路管理 | 第53-57页 |
| 4.1.3 SRIO数据交换链路 | 第57-59页 |
| 4.2 FPGA重构实现 | 第59-62页 |
| 4.2.1 FPGA重构控制链路 | 第59-61页 |
| 4.2.2 FPGA重构数据链路 | 第61-62页 |
| 4.3 MCU软件重构实现 | 第62-64页 |
| 4.4 本章小结 | 第64-66页 |
| 5 PCIe通信链路设计与实现 | 第66-82页 |
| 5.1 PCIe设备驱动设计基础 | 第66-69页 |
| 5.1.1 WDF驱动开发理论基础 | 第66-67页 |
| 5.1.2 驱动程序通信链路 | 第67-68页 |
| 5.1.3 驱动程序安装文件设计 | 第68-69页 |
| 5.2 驱动程序设计 | 第69-76页 |
| 5.2.1 驱动程序加载流程 | 第70-71页 |
| 5.2.2 驱动程序处理函数 | 第71-73页 |
| 5.2.3 硬件交互流程 | 第73-76页 |
| 5.3 应用程序设计 | 第76-81页 |
| 5.3.1 应用程序与驱动程序交互 | 第76-77页 |
| 5.3.2 图形界面编写及其初始化 | 第77-78页 |
| 5.3.3 PCIe数据传输 | 第78-81页 |
| 5.4 本章小结 | 第81-82页 |
| 6 系统测试与验证 | 第82-98页 |
| 6.1 电路健康管理模块通信链路测试与验证 | 第82-87页 |
| 6.1.1 请求BIT信息通信链路测试 | 第82-84页 |
| 6.1.2 BIT信息上传通信链路测试 | 第84-85页 |
| 6.1.3 其他通信链路测试 | 第85-87页 |
| 6.2 重构模块通信链路测试与验证 | 第87-94页 |
| 6.2.1 SRIO通信链路测试 | 第87-91页 |
| 6.2.2 FPGA重构命令测试 | 第91-92页 |
| 6.2.3 MCU重构测试 | 第92-94页 |
| 6.3 PCIe通信链路测试与验证 | 第94-97页 |
| 6.4 本章小结 | 第97-98页 |
| 7 总结与展望 | 第98-100页 |
| 7.1 总结 | 第98-99页 |
| 7.2 展望 | 第99-100页 |
| 参考文献 | 第100-104页 |
| 作者简历 | 第104页 |
