| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题背景及研究的目的和意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.2.1 数字水印技术研究现状 | 第10-11页 |
| 1.2.2 PCIE研究现状 | 第11-12页 |
| 1.2.3 FPGA现状及发展趋势 | 第12-13页 |
| 1.3 本文主要研究内容及结构安排 | 第13-15页 |
| 第2章 基本相关原理 | 第15-26页 |
| 2.1 DMA传输方式 | 第15-17页 |
| 2.1.1 DMA传输方式的特点 | 第15页 |
| 2.1.2 DMA传输过程 | 第15-16页 |
| 2.1.3 DMA控制器的基本结构 | 第16-17页 |
| 2.2 数字水印算法概述 | 第17-21页 |
| 2.2.1 数字水印系统模型 | 第18-19页 |
| 2.2.2 数字水印嵌入算法 | 第19-20页 |
| 2.2.3 数字水印的评价标准 | 第20-21页 |
| 2.3 离散余弦变换 | 第21-24页 |
| 2.3.1 离散余弦变换基本原理 | 第21-22页 |
| 2.3.2 离散余弦变换快速算法 | 第22-24页 |
| 2.4 PCIE驱动及上位机程序 | 第24-25页 |
| 2.4.1 开发工具的选择 | 第24页 |
| 2.4.2 Win Driver结构及工作原理 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 基于DCT的数字水印算法及MATLAB仿真 | 第26-40页 |
| 3.1 基于DCT的数字水印嵌入算法 | 第26-30页 |
| 3.1.1 水印信息预处理 | 第26-27页 |
| 3.1.2 水印的嵌入 | 第27-29页 |
| 3.1.3 水印的提取 | 第29-30页 |
| 3.1.4 抗攻击性能检验 | 第30页 |
| 3.2 仿真结果及分析 | 第30-39页 |
| 3.2.1 水印信息预处理 | 第30页 |
| 3.2.2 数字水印的嵌入 | 第30-32页 |
| 3.2.3 数字水印的提取 | 第32-33页 |
| 3.2.4 抗攻击性能检验 | 第33-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第4章 数字水印算法的FPGA实现 | 第40-64页 |
| 4.1 数字水印算法的模块设计及仿真 | 第40-47页 |
| 4.1.1 RAM模块 | 第40-41页 |
| 4.1.2 水印嵌入模块 | 第41-47页 |
| 4.2 FPGA实现结果及分析 | 第47-63页 |
| 4.2.1 PCIE驱动及上位机程序 | 第47-48页 |
| 4.2.2 PCIE接口的DMA实现 | 第48-50页 |
| 4.2.3 数字水印的FPGA实现 | 第50-63页 |
| 4.3 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69页 |