摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
缩略词表 | 第15-17页 |
主要数学符号表 | 第17-18页 |
第一章 绪论 | 第18-21页 |
1.1 研究背景及意义 | 第18-19页 |
1.2 主要贡献 | 第19页 |
1.3 论文结构及与内容安排 | 第19-21页 |
第二章 数字预失真技术发展现状与需求分析 | 第21-37页 |
2.1 引言 | 第21页 |
2.2 数字预失真基本原理 | 第21-22页 |
2.3 数字预失真系统结构 | 第22-24页 |
2.3.1 直接学习结构 | 第22-23页 |
2.3.2 间接学习结构 | 第23页 |
2.3.3 迭代间接学习结构 | 第23-24页 |
2.4 数字预失真行为模型 | 第24-28页 |
2.4.1 Volterra级数模型及其简化模型 | 第24-26页 |
2.4.2 线性时不变系统与无记忆非线性系统级联模型 | 第26-28页 |
2.5 自适应模型辨识算法 | 第28-34页 |
2.5.1 最陡下降法 | 第30-31页 |
2.5.2 最小均方误差算法 | 第31-32页 |
2.5.3 最小二乘算法 | 第32-34页 |
2.6 数字预失真技术需求分析 | 第34-36页 |
2.7 本章小结 | 第36-37页 |
第三章 数字预失真算法分析与仿真 | 第37-52页 |
3.1 引言 | 第37页 |
3.2 预失真学习结构与处理流程 | 第37-38页 |
3.3 预失真器模型分析与仿真 | 第38-48页 |
3.3.1 仿真条件 | 第38页 |
3.3.2 Volterra模型 | 第38-41页 |
3.3.3 SRPV模型 | 第41-43页 |
3.3.4 MP模型 | 第43-45页 |
3.3.5 Wiener模型 | 第45-47页 |
3.3.6 模型对比 | 第47-48页 |
3.4 辨识算法分析与仿真 | 第48-49页 |
3.4.1 仿真条件 | 第48-49页 |
3.4.2 三种辨识算法对比 | 第49页 |
3.5 预失真的查找表方案设计 | 第49-51页 |
3.5.1 查表预失真原理 | 第50-51页 |
3.5.2 预失真查找表长度确定 | 第51页 |
3.6 本章小结 | 第51-52页 |
第四章 数字预失真设计与详细实现 | 第52-79页 |
4.1 引言 | 第52页 |
4.2 预失真总体设计 | 第52-55页 |
4.2.1 硬件实现平台介绍 | 第52-53页 |
4.2.2 软件开发平台介绍 | 第53-54页 |
4.2.3 系统功能模块划分 | 第54-55页 |
4.3 模型辨识DSP实现的详细设计 | 第55-65页 |
4.3.1 DSP软件层次划分 | 第56-57页 |
4.3.2 控制模块 | 第57-59页 |
4.3.3 时间同步模块 | 第59-60页 |
4.3.4 功率归一模块 | 第60-61页 |
4.3.5 参数估计模块 | 第61-64页 |
4.3.6 查找表制作模块 | 第64-65页 |
4.4 信号处理与数字预失真FPGA实现的详细设计 | 第65-78页 |
4.4.1 时钟模块 | 第66页 |
4.4.2 信号源模块 | 第66-67页 |
4.4.3 增益控制模块 | 第67页 |
4.4.4 预失真模块 | 第67-71页 |
4.4.5 上变频模块 | 第71-73页 |
4.4.6 下变频模块 | 第73-74页 |
4.4.7 DSP接.模块 | 第74-77页 |
4.4.8 数据存储模块 | 第77-78页 |
4.5 本章小结 | 第78-79页 |
第五章 测试与性能分析 | 第79-85页 |
5.1 引言 | 第79页 |
5.2 测试平台与条件 | 第79-80页 |
5.2.1 测试平台 | 第79页 |
5.2.2 测试条件 | 第79-80页 |
5.3 单元测试 | 第80-83页 |
5.3.1 FPGA中功放模块测试 | 第80-81页 |
5.3.2 FPGA预失真部分测试 | 第81-82页 |
5.3.3 DSP模型辨识部分测试 | 第82-83页 |
5.4 总体测试 | 第83-84页 |
5.5 本章小结 | 第84-85页 |
第六章 结束语 | 第85-86页 |
6.1 本文总结及主要贡献 | 第85页 |
6.2 下一步工作的建议 | 第85-86页 |
致谢 | 第86-87页 |
参考文献 | 第87-90页 |
个人简历 | 第90-91页 |
攻读硕士学位期间的研究成果 | 第91-92页 |