| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 1 绪论 | 第8-16页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 视觉假体简介 | 第9-12页 |
| 1.2.1 视觉假体系统组成 | 第9-10页 |
| 1.2.2 视觉假体研究现状 | 第10-12页 |
| 1.3 LDPC码发展及研究现状 | 第12-14页 |
| 1.4 本文的主要内容与各章节结构 | 第14-16页 |
| 1.4.1 课题来源 | 第14页 |
| 1.4.2 论文主要研究内容 | 第14页 |
| 1.4.3 论文各章节结构 | 第14-16页 |
| 2 LDPC编译码算法概述 | 第16-30页 |
| 2.1 LDPC码简介 | 第16-18页 |
| 2.1.1 线性分组码 | 第16-17页 |
| 2.1.2 LDPC码的表示 | 第17-18页 |
| 2.2 LDPC码的构造方式 | 第18-22页 |
| 2.2.1 校验矩阵的随机构造和结构化构造 | 第18-19页 |
| 2.2.2 实用型构造方法 | 第19-20页 |
| 2.2.3 IEEE802.16e标准LDPC码的构造 | 第20-22页 |
| 2.3 LDPC码的编码方式 | 第22-24页 |
| 2.3.1 基于高斯消去和近似下三角矩阵的编码 | 第22-23页 |
| 2.3.2 IEEE802.16e标准LDPC码的快速编码 | 第23-24页 |
| 2.4 LDPC译码算法 | 第24-30页 |
| 2.4.1 硬判决译码算法 | 第24-25页 |
| 2.4.2 软判决译码算法 | 第25-30页 |
| 3 编译码算法改进和建模仿真 | 第30-44页 |
| 3.1 系统参数选择 | 第30页 |
| 3.2 改进的编译码算法 | 第30-34页 |
| 3.2.1 编译码算法改进 | 第30-32页 |
| 3.2.2 算法性能的MATLAB仿真 | 第32-34页 |
| 3.3 SIMULINK模型仿真 | 第34-44页 |
| 3.3.1 编码模块建模 | 第34-37页 |
| 3.3.2 译码模块建模 | 第37-41页 |
| 3.3.3 纠错系统整体建模仿真 | 第41-44页 |
| 4 LDPC纠错码电路的RTL设计 | 第44-56页 |
| 4.1 编码电路实现 | 第44-48页 |
| 4.1.1 硬件电路整体结构框架 | 第44-45页 |
| 4.1.2 电路模块实现及仿真 | 第45-48页 |
| 4.2 译码电路实现 | 第48-56页 |
| 4.2.1 硬件电路整体框架设计 | 第49-50页 |
| 4.2.2 电路各模块实现及仿真 | 第50-56页 |
| 5 纠错系统的FPGA验证 | 第56-62页 |
| 5.1 验证方案 | 第56-57页 |
| 5.2 验证平台 | 第57-58页 |
| 5.3 系统级验证结果 | 第58-62页 |
| 6 总结与展望 | 第62-64页 |
| 6.1 总结 | 第62页 |
| 6.2 展望 | 第62-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间的科研成果 | 第70页 |