基于FPGA的轨检移变滤波器研究
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 目录 | 第8-11页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 本论文的研究内容 | 第13-15页 |
| 第2章 轨道不平顺检测原理分析 | 第15-24页 |
| 2.1 轨道不平顺概述 | 第15-17页 |
| 2.1.1 轨道不平顺的随机性 | 第15页 |
| 2.1.2 随机信号分析 | 第15-17页 |
| 2.2 轨道不平顺的检测方法 | 第17-18页 |
| 2.2.1 惯性基准法 | 第17-18页 |
| 2.2.2 弦测法 | 第18页 |
| 2.3 轨道检测总体方案介绍 | 第18-23页 |
| 2.3.1 轨道检测模式 | 第18-20页 |
| 2.3.2 轨道检测的几何参数 | 第20-22页 |
| 2.3.3 传感器选型 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 数字滤波器的设计基础 | 第24-32页 |
| 3.1 数字滤波器概述 | 第24-27页 |
| 3.1.1 数字滤波器的分类 | 第24页 |
| 3.1.2 数字滤波器的基本结构 | 第24-27页 |
| 3.1.3 数字滤波器的开发方法 | 第27页 |
| 3.2 基于FPGA的硬件实现 | 第27-31页 |
| 3.2.1 FPGA简介 | 第27-29页 |
| 3.2.2 基本设计方法 | 第29页 |
| 3.2.3 设计流程 | 第29-31页 |
| 3.2.4 开发平台简介 | 第31页 |
| 3.3 本章小结 | 第31-32页 |
| 第4章 移变滤波器算法研究 | 第32-41页 |
| 4.1 轨道不平顺信号无失真传输 | 第32-36页 |
| 4.1.1 无失真传输条件 | 第32-33页 |
| 4.1.2 频率转换失真校正 | 第33-34页 |
| 4.1.3 幅度和相位失真校正 | 第34-36页 |
| 4.2 移变滤波器算法仿真分析 | 第36-40页 |
| 4.2.1 移变滤波器算法推导过程 | 第36-37页 |
| 4.2.2 不同速度下移变滤波器仿真 | 第37-40页 |
| 4.3 本章小结 | 第40-41页 |
| 第5章 移变滤波器算法的FPGA实现 | 第41-50页 |
| 5.1 FIR滤波器设计流程 | 第41页 |
| 5.2 滤波器系数的量化 | 第41-42页 |
| 5.3 并行结构的移变滤波器模块设计 | 第42-48页 |
| 5.3.1 时钟控制模块 | 第43-44页 |
| 5.3.2 移位输入模块 | 第44页 |
| 5.3.3 权系数更新模块 | 第44-46页 |
| 5.3.4 乘法器模块 | 第46-47页 |
| 5.3.5 并行累加输出模块 | 第47-48页 |
| 5.4 移变滤波器顶层模块综合与分析 | 第48-49页 |
| 5.5 本章小结 | 第49-50页 |
| 第6章 算法测试与测试结果分析 | 第50-54页 |
| 6.1 测试目的 | 第50页 |
| 6.2 测试方法 | 第50页 |
| 6.3 测试结果分析 | 第50-53页 |
| 6.4 误差分析 | 第53页 |
| 6.5 本章小结 | 第53-54页 |
| 结论与展望 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 附录一 移位输入模块 | 第59-60页 |
| 附录二 权系数更新模块 | 第60-62页 |
| 附录三 并行累加模块 | 第62-64页 |
| 附录四 移变滤波器顶层模块 | 第64-67页 |
| 攻读硕士学位期间发表的论文及参加科研项目情况 | 第67页 |
