高速数据采集系统的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究背景与现状 | 第10-11页 |
| 1.2 论文研究内容 | 第11页 |
| 1.3 论文结构与内容安排 | 第11-13页 |
| 第二章 高速数据采集系统简介 | 第13-25页 |
| 2.1 采集系统基本理论 | 第13-14页 |
| 2.1.1 模拟信号采样定理 | 第13-14页 |
| 2.1.2 采集系统设计指标 | 第14页 |
| 2.2 采集系统设计方案 | 第14-16页 |
| 2.2.1 采集系统需求分析 | 第14-15页 |
| 2.2.2 系统设计方案概述 | 第15-16页 |
| 2.3 关键技术与器件选型 | 第16-24页 |
| 2.3.1 AGC简介与器件选型 | 第16-17页 |
| 2.3.2 ADC简介与器件选型 | 第17-19页 |
| 2.3.3 FPGA简介与器件选型 | 第19-21页 |
| 2.3.4 DDR2简介与器件选型 | 第21-22页 |
| 2.3.5 千兆以太网简介与器件选型 | 第22-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 硬件电路设计 | 第25-44页 |
| 3.1 主要电路实现 | 第25-42页 |
| 3.1.1 供电电路实现 | 第25-27页 |
| 3.1.2 模拟滤波器实现 | 第27-30页 |
| 3.1.3 AGC电路实现 | 第30-32页 |
| 3.1.4 ADC电路实现 | 第32-33页 |
| 3.1.5 FPGA电路实现 | 第33-39页 |
| 3.1.6 DDR2电路实现 | 第39-40页 |
| 3.1.7 千兆以太网电路实现 | 第40-42页 |
| 3.2 PCB整体设计 | 第42-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 FPGA软件设计 | 第44-63页 |
| 4.1 软件整体设计部署 | 第44-45页 |
| 4.2 ADC模块设计 | 第45-46页 |
| 4.3 异步FIFO设计 | 第46-50页 |
| 4.3.1 数据跨时钟域处理 | 第47-48页 |
| 4.3.2 FIFO代码设计 | 第48-50页 |
| 4.4 数据中转模块设计 | 第50-54页 |
| 4.4.1 DDR2芯片驱动 | 第50-53页 |
| 4.4.2 数据中转总体代码设计 | 第53-54页 |
| 4.5 千兆以太网模块设计 | 第54-62页 |
| 4.5.1 以太网MAC层驱动 | 第54-56页 |
| 4.5.2 UDP协议与代码实现 | 第56-57页 |
| 4.5.3 ARP协议与代码实现 | 第57-59页 |
| 4.5.4 千兆以太网总体代码设计 | 第59-62页 |
| 4.6 本章小结 | 第62-63页 |
| 第五章 采集系统综合测试 | 第63-76页 |
| 5.1 测试平台介绍 | 第63-64页 |
| 5.2 代码仿真分析 | 第64-70页 |
| 5.2.1 ADC模块仿真与分析 | 第64-65页 |
| 5.2.3 异步FIFO仿真与分析 | 第65-67页 |
| 5.2.4 数据中转模块仿真与分析 | 第67-68页 |
| 5.2.5 千兆以太网模块仿真与分析 | 第68-70页 |
| 5.3 程序综合映射 | 第70-71页 |
| 5.4 FPGA在线测试 | 第71-73页 |
| 5.4.1 ADC模块的在线测试 | 第71-72页 |
| 5.4.2 DDR2的在线测试 | 第72-73页 |
| 5.5 系统测试 | 第73-75页 |
| 5.6 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 致谢 | 第80页 |
