| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-16页 |
| 1.1 选题背景 | 第9-13页 |
| 1.2 阻变存储器测试意义以及测试面临的问题 | 第13-15页 |
| 1.3 本文研究内容 | 第15-16页 |
| 第二章 阻变存储器性能指标测试 | 第16-24页 |
| 2.1 阻变存储器集成及操作方式 | 第16-17页 |
| 2.2 阻变存储器的性能测试 | 第17-20页 |
| 2.2.1 Read、Forming、Set、Reset测试 | 第18页 |
| 2.2.2 保持特性（Retention）测试 | 第18-19页 |
| 2.2.3 耐受性(endurance)测试 | 第19页 |
| 2.2.4 操作速度测试 | 第19-20页 |
| 2.2.5 均一性(uniformity)测试 | 第20页 |
| 2.3 阻变存储器功能测试 | 第20-24页 |
| 2.3.1 存储器常见故障 | 第20-21页 |
| 2.3.2 阻变存储器典型故障及所需检测操作 | 第21-24页 |
| 第三章 基于28nm工艺RRAM的ATE测试 | 第24-46页 |
| 3.1 RRAM阵列的工艺实现 | 第24页 |
| 3.2 ATE测试系统搭建 | 第24-29页 |
| 3.2.1 MagnumII测试机系统 | 第25-26页 |
| 3.2.2 基于VS2013平台的测试程序架构 | 第26-29页 |
| 3.3 1T1RRRAM的编程测试实现 | 第29-43页 |
| 3.3.1 编程脉高和脉宽对编程成功率的影响 | 第30-32页 |
| 3.3.2 Shmoo测试 | 第32-37页 |
| 3.3.3 编程脉冲对endurance的影响 | 第37-38页 |
| 3.3.4 编程脉冲的宽度和高度对低阻态retention的影响 | 第38-43页 |
| 3.4 测试数据处理分析工具开发 | 第43-46页 |
| 第四章 RRAM内建自测试设计 | 第46-60页 |
| 4.1 可测性设计 | 第46-47页 |
| 4.1.1 存储器测试方案 | 第47页 |
| 4.1.2 内建自测试原理 | 第47页 |
| 4.2 内建自测试架构 | 第47-57页 |
| 4.2.1 RRAM故障原语建立 | 第48-49页 |
| 4.2.2 测试算法 | 第49-53页 |
| 4.2.3 控制转换部分 | 第53-55页 |
| 4.2.4 数据背景产生器 | 第55页 |
| 4.2.5 地址生成器 | 第55-56页 |
| 4.2.6 比较分析器 | 第56-57页 |
| 4.3 电路仿真结果 | 第57-60页 |
| 4.3.1 无故障时的仿真结果 | 第57-58页 |
| 4.3.2 故障识别仿真结果 | 第58-60页 |
| 第五章 全文总结 | 第60-62页 |
| 参考文献 | 第62-67页 |
| 在学期间研究成果 | 第67-68页 |
| 致谢 | 第68页 |