基于FPGA的多径回波抵消系统的设计
| 中文摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 第一章 引言 | 第7-11页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 课题的来源和研究意义 | 第8-9页 |
| 1.3 本文的研究内容和篇章结构 | 第9-11页 |
| 第二章 基于直放站的回波抵消设计基本原理 | 第11-17页 |
| 2.1 CDMA 直放站多径回波 | 第11-14页 |
| 2.1.1 CDMA 同频直放站 | 第11-12页 |
| 2.1.2 直放站回波信号和回波信道分析 | 第12-14页 |
| 2.2 数字回波抵消基本原理 | 第14-16页 |
| 2.2.1 经典回波抵消理论 | 第15-16页 |
| 2.2.2 直放站数字回波抵消 | 第16页 |
| 2.3 本章小结 | 第16-17页 |
| 第三章 数字直放站回波抵消系统 | 第17-35页 |
| 3.1 数字直放站 | 第17-20页 |
| 3.1.1 CDMA 同频直放站基本原理 | 第17页 |
| 3.1.2 CDMA 同频直放站各模块功能 | 第17-19页 |
| 3.1.3 CDMA 同频直放站技术指标 | 第19-20页 |
| 3.2 数字回波抵消系统 | 第20-21页 |
| 3.3 DDC 模块设计 | 第21-25页 |
| 3.3.1 下混频 | 第21-22页 |
| 3.3.2 下采样滤波器 | 第22-25页 |
| 3.4 基于 LMS 的自适应回波抵消模块设计 | 第25-30页 |
| 3.4.1 自适应滤波器的原理 | 第25-26页 |
| 3.4.2 自适应准则 | 第26页 |
| 3.4.3 基本的自适应算法 | 第26-30页 |
| 3.5 DUC 模块设计 | 第30-34页 |
| 3.5.1 上采样滤波器 | 第31-33页 |
| 3.5.2 DUC 混频部分 | 第33-34页 |
| 3.6 本章小结 | 第34-35页 |
| 第四章 基于 FPGA 的数字回波抵消系统设计 | 第35-67页 |
| 4.1 FPGA 数字系统 | 第35-36页 |
| 4.1.1 可编程逻辑器件 | 第35页 |
| 4.1.2 FPGA 设计流程 | 第35-36页 |
| 4.2 数字上 /下变频模块设计 | 第36-61页 |
| 4.2.1 数字上 /下变频混频模块设计 | 第36-38页 |
| 4.2.2 数字下变频滤波器设计 | 第38-56页 |
| 4.2.3 数字上变频滤波器设计 | 第56-61页 |
| 4.3 基于 DLMS 算法的回波抵消模块设计 | 第61-66页 |
| 4.3.1 DLMS 算法基本原理 | 第62-63页 |
| 4.3.2 DLMS 算法的 FPGA 实现 | 第63-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 数字直放站回波抵消系统仿真与验证 | 第67-88页 |
| 5.1 IS-95 回波抵消系统仿真平台 | 第67-73页 |
| 5.1.1 单链路硬件仿真系统 | 第67-72页 |
| 5.1.2 功率可调的信号反馈链路 | 第72-73页 |
| 5.2 回波抵消系统仿真验证 | 第73-87页 |
| 5.2.1 数字下变频模块仿真验证 | 第75-80页 |
| 5.2.2 数字上变频模块仿真验证 | 第80-85页 |
| 5.2.3 自适应回波抵消模块仿真与验证 | 第85-86页 |
| 5.2.4 数字回波抵消系统整体仿真 | 第86-87页 |
| 5.3 本章小结 | 第87-88页 |
| 总结与展望 | 第88-90页 |
| 论文总结 | 第88-89页 |
| 后续工作与展望 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 致谢 | 第94-95页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第95页 |
