| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 引言 | 第7-12页 |
| 1.1 FPGA简介 | 第7-8页 |
| 1.2 FPGA CAD软件系统 | 第8-10页 |
| 1.3 工作重点 | 第10页 |
| 1.4 论文组织 | 第10-12页 |
| 第2章 HC-FPGA布线结构研究 | 第12-37页 |
| 2.1 FPGA布线结构介绍 | 第12-14页 |
| 2.2 HC-FPGA结构描述 | 第14-17页 |
| 2.3 HC-FPGA结构建模 | 第17-27页 |
| 2.3.1 构建坐标系统 | 第17-20页 |
| 2.3.2 开关盒模型 | 第20-21页 |
| 2.3.3 连结盒模型 | 第21-23页 |
| 2.3.4 HC-FPGA布线资源图建立方法 | 第23-27页 |
| 2.4 HC-FPGA结构评估 | 第27-37页 |
| 2.4.1 FPGA结构评估标准 | 第27-30页 |
| 2.4.2 逻辑单元块阵列宽高比 | 第30页 |
| 2.4.3 逻辑单元块大小 | 第30-31页 |
| 2.4.4 逻辑单元块与布线线段的连接 | 第31-32页 |
| 2.4.5 逻辑单元块形状 | 第32-33页 |
| 2.4.6 HC-FPGA与传统四边形结构性能比较 | 第33-37页 |
| 第3章 ASEU布线算法研究 | 第37-48页 |
| 3.1 基于SRAM的FPGA介绍 | 第37-38页 |
| 3.2 FPGA抗辐射问题研究现状 | 第38-40页 |
| 3.3 FPGA布线算法介绍 | 第40-43页 |
| 3.4 ASEU布线算法 | 第43-45页 |
| 3.5 实验结果及结论 | 第45-48页 |
| 第4章 FDE布线模块改进 | 第48-56页 |
| 4.1 FDE开发环境介绍 | 第48-49页 |
| 4.2 FDE布线模块介绍 | 第49-50页 |
| 4.3 FDE直接搜索算法 | 第50-53页 |
| 4.4 布线约束支持 | 第53-56页 |
| 第5章 总结与展望 | 第56-59页 |
| 5.1 本文主要贡献 | 第56页 |
| 5.2 未来研究工作 | 第56-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-62页 |
| 攻读硕士学位期间的研究成果 | 第62-63页 |