大幅面航摄仪高速海量数据传输及存储系统的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-17页 |
| ·数字航摄仪高速海量数据存储系统简介 | 第10页 |
| ·航摄仪数据存储系统国内外研究现状分析 | 第10-15页 |
| ·国外航摄仪及其存储系统现状介绍 | 第11-13页 |
| ·国内航摄仪及其存储系统研究现状 | 第13-15页 |
| ·论文主要研究内容及组织结构 | 第15-17页 |
| 第二章 高速海量数据传输及存储系统的总体设计 | 第17-24页 |
| ·高速海量数据传输和存储系统总体设计 | 第17-19页 |
| ·系统总体功能要求 | 第17页 |
| ·高速海量数据传输系统设计 | 第17-18页 |
| ·高速海量图像数据存储系统设计 | 第18-19页 |
| ·系统开发工具及基本技术 | 第19-23页 |
| ·可编程逻辑器件FPGA | 第19-20页 |
| ·FPGA开发工具 | 第20-21页 |
| ·硬件编程语言VHDL | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 高速海量数据传输系统的设计与实现 | 第24-36页 |
| ·传输系统整体设计 | 第24-25页 |
| ·高速海量数据传输系统数据源设计 | 第25-28页 |
| ·测试数据模块 | 第25-27页 |
| ·高速数据切换模块 | 第27-28页 |
| ·其他模块 | 第28页 |
| ·高速海量数据滤波子系统原理设计与实现 | 第28-31页 |
| ·数据源信号的硬件滤波 | 第28-29页 |
| ·数字逻辑模块消除毛刺 | 第29-31页 |
| ·高速海量数据检测子系统原理设计与实现 | 第31-33页 |
| ·图像数据的循环冗余码校验设计 | 第31-32页 |
| ·行场同步信号检测 | 第32-33页 |
| ·高速海量数据同步实时显示子系统原理设计与实现 | 第33-35页 |
| ·VGA显示接口描述 | 第33-34页 |
| ·VGA显示的时序 | 第34-35页 |
| ·图像数据实时显示 | 第35页 |
| ·其他模块设计 | 第35页 |
| ·本章小结 | 第35-36页 |
| 第四章 高速海量数据存储系统的设计与实现 | 第36-59页 |
| ·高速海量数据缓存子系统原理设计 | 第36-41页 |
| ·缓存系统选用SDRAM芯片结构 | 第36-38页 |
| ·缓存芯片的数据接口和控制接口 | 第38-39页 |
| ·缓存芯片的写模式寄存器方式及操作命令 | 第39-41页 |
| ·SDRAM的读写操作以及工作时序特性 | 第41-44页 |
| ·读操作时序特性 | 第41-42页 |
| ·写操作时序特性 | 第42-43页 |
| ·制约缓存性能的重要时序参数 | 第43-44页 |
| ·时序参数在不同寻址状况时对缓存性能的影响 | 第44页 |
| ·SDRAM的刷新模块的设计和实现 | 第44-50页 |
| ·刷新操作过程 | 第44-45页 |
| ·自动刷新与自刷新 | 第45-46页 |
| ·刷新模块在缓存子系统中的设计 | 第46-50页 |
| ·交错预充电模块的状态机设计 | 第50-51页 |
| ·预充电操作 | 第50页 |
| ·预充电设计 | 第50-51页 |
| ·实时读写的缓存方案以及状态机设计 | 第51-56页 |
| ·前后端速率匹配的缓冲器设计 | 第52-53页 |
| ·缓存模块控制子系统状态机设计 | 第53-56页 |
| ·写硬盘控制子系统的原理设计与实现 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 实验数据分析与系统改进 | 第59-66页 |
| ·图像实时传输系统的实验 | 第59-60页 |
| ·图像存储实验 | 第60-62页 |
| ·航飞实验测试 | 第62-63页 |
| ·传输存储系统应用于其他图像获取设备的兼容设计 | 第63-64页 |
| ·缓存系统的改进方案设计 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结展望 | 第66-68页 |
| ·总结 | 第66页 |
| ·展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 作者在攻读硕士学位期间发表的论文 | 第71页 |
