| 摘要 | 第6-7页 |
| abstract | 第7-8页 |
| 第1章 绪论 | 第12-19页 |
| 1.1 引言 | 第12页 |
| 1.2 PLC简介 | 第12-15页 |
| 1.3 PLC处理器概述 | 第15-16页 |
| 1.4 课题的研究现状 | 第16页 |
| 1.5 课题的研究目的和意义 | 第16页 |
| 1.6 本文研究的主要内容 | 第16-17页 |
| 1.7 论文的章节结构 | 第17-19页 |
| 第2章 基于状态机的PLC处理器架构设计 | 第19-32页 |
| 2.1 引言 | 第19-20页 |
| 2.2 现有处理器分析 | 第20-25页 |
| 2.2.1 处理器基本类型 | 第20页 |
| 2.2.2 多核处理器 | 第20-21页 |
| 2.2.3 流水线 | 第21-22页 |
| 2.2.4 RISC | 第22-23页 |
| 2.2.5 评价指标 | 第23页 |
| 2.2.6 8051 单片机SFR中的可配置状态机群 | 第23-24页 |
| 2.2.7 高DIR（Data Instructions Ratio, 数据指令比）技术 | 第24-25页 |
| 2.3 处理器设计 | 第25-31页 |
| 2.3.1 高效率处理器理念 | 第25-26页 |
| 2.3.2 状态机群 | 第26页 |
| 2.3.3 操作集成的数组加法和链表搜索的状态机 | 第26-29页 |
| 2.3.4 处理器架构设计 | 第29-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第3章 指令系统设计 | 第32-44页 |
| 3.1 引言 | 第32页 |
| 3.2 程序计数器和取指令操作设计 | 第32-35页 |
| 3.3 指令集设计 | 第35-40页 |
| 3.3.1 单操作单数据SPSD指令的设计 | 第35-37页 |
| 3.3.2 多操作多数据MPMD指令设计思想 | 第37页 |
| 3.3.3 多操作多数据MPMD指令的设计 | 第37-38页 |
| 3.3.4 MPMD举例 | 第38-40页 |
| 3.4 指令码设计 | 第40-42页 |
| 3.5 特殊功能寄存器的设计 | 第42-43页 |
| 3.5.1 定时计数器的设计 | 第42页 |
| 3.5.2 中断系统设计 | 第42-43页 |
| 3.5.3 堆栈指针Stack Pointer | 第43页 |
| 3.5.4 中断 | 第43页 |
| 3.5.5 特权功能 | 第43页 |
| 3.6 本章小结 | 第43-44页 |
| 第4章 处理器的Verilog实现 | 第44-60页 |
| 4.1 引言 | 第44页 |
| 4.2 相关软件介绍 | 第44-46页 |
| 4.3 状态机处理器指令的实现 | 第46-54页 |
| 4.3.1 通用指令的实现 | 第46-49页 |
| 4.3.2 状态机群指令的实现 | 第49-50页 |
| 4.3.3 数组加法和链表搜索的实现 | 第50-52页 |
| 4.3.4 特殊功能的实现 | 第52-54页 |
| 4.4 状态机群的实现 | 第54-59页 |
| 4.4.1 主从状态机 | 第54-55页 |
| 4.4.2 状态机群 | 第55-58页 |
| 4.4.3 状态机群的存储器 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第5章 处理器的Modelsim SE仿真分析 | 第60-69页 |
| 5.1 引言 | 第60页 |
| 5.2 基于Verilog和Modelsim SE的处理器仿真与分析 | 第60-68页 |
| 5.2.1 寻址方式的仿真与分析 | 第60-61页 |
| 5.2.2 通用指令的仿真与分析 | 第61-63页 |
| 5.2.3 状态机群的仿真分析 | 第63-65页 |
| 5.2.4 定时器的仿真分析 | 第65-66页 |
| 5.2.5 中断的仿真分析 | 第66页 |
| 5.2.6 数组加法和链表搜索的仿真分析 | 第66-68页 |
| 5.3 本章小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第75-76页 |
| 致谢 | 第76-77页 |
