一种分布式FPGA协处理器平台的研究与设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第6-14页 |
| 1.1 研究背景 | 第6-7页 |
| 1.2 FPGA协处理器技术的现状 | 第7-9页 |
| 1.3 分布式技术的现状 | 第9-11页 |
| 1.4 论文的主要工作及创新点 | 第11-12页 |
| 1.5 本文的章节结构及内容安排 | 第12-14页 |
| 第二章 FPGA协处理器平台的构建 | 第14-22页 |
| 2.1 FPGA协处理器平台的总体设计 | 第14-16页 |
| 2.2 协处理器设计 | 第16-18页 |
| 2.3 通信模块设计 | 第18-21页 |
| 2.4 小结 | 第21-22页 |
| 第三章 AES加/解密协处理器 | 第22-42页 |
| 3.1 AES加密算法原理 | 第22-30页 |
| 3.1.1 算法结构总述 | 第22-25页 |
| 3.1.2 AES算法的基本变换 | 第25-28页 |
| 3.1.3 密钥扩展算法 | 第28-30页 |
| 3.2 AES解密算法原理 | 第30-34页 |
| 3.3 AES加/解密组件的设计 | 第34-41页 |
| 3.4 小结 | 第41-42页 |
| 第四章 FPGA存储协处理器 | 第42-50页 |
| 4.1 分布式存储原理 | 第42-43页 |
| 4.2 FPGA存储协处理器的设计实现 | 第43-49页 |
| 4.3 小结 | 第49-50页 |
| 第五章 系统测试 | 第50-56页 |
| 5.1 AES组件仿真 | 第50-52页 |
| 5.2 加密功能测试 | 第52-53页 |
| 5.3 存储功能测试 | 第53-55页 |
| 5.4 小结 | 第55-56页 |
| 第六章 总结与展望 | 第56-58页 |
| 6.1 总结 | 第56页 |
| 6.2 后期研究计划及展望 | 第56-58页 |
| 参考文献 | 第58-60页 |
| 攻读硕士学位期间取得的学术成果 | 第60-62页 |
| 致谢 | 第62页 |
