高灵敏度GNSS接收机捕获技术研究及FPGA实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 GNSS简介 | 第9-11页 |
| 1.1.1 GPS系统 | 第9-10页 |
| 1.1.2 GLONASS系统 | 第10页 |
| 1.1.3 GALILEO系统 | 第10页 |
| 1.1.4 北斗系统 | 第10-11页 |
| 1.2 课题研究背景与意义 | 第11页 |
| 1.3 论文的主要内容与结构安排 | 第11-12页 |
| 1.4 本章小结 | 第12-13页 |
| 第二章 GNSS系统原理及接收机设计 | 第13-27页 |
| 2.1 GNSS系统构成 | 第13-14页 |
| 2.2 GNSS-GPS信号的结构 | 第14-19页 |
| 2.2.1 载波信号 | 第15页 |
| 2.2.2 伪随机码 | 第15-18页 |
| 2.2.3 导航电文 | 第18-19页 |
| 2.3 接收机扩频通信原理 | 第19-20页 |
| 2.4 GNSS接收机的设计 | 第20-26页 |
| 2.4.1 接收机硬件架构 | 第21-22页 |
| 2.4.2 接收机软件架构 | 第22-23页 |
| 2.4.3 接收机主要功能模块 | 第23-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 GNSS接收机捕获技术研究 | 第27-43页 |
| 3.1 GNSS接收机捕获原理 | 第27-29页 |
| 3.2 接收机捕获策略与性能分析 | 第29-39页 |
| 3.2.1 时频二维搜索 | 第30-33页 |
| 3.2.2 捕获检测判决策略 | 第33-35页 |
| 3.2.3 捕获性能分析 | 第35-38页 |
| 3.2.4 捕获相关参数分析 | 第38-39页 |
| 3.3 捕获模块架构及硬件接口 | 第39-42页 |
| 3.3.1 捕获模块架构 | 第39-41页 |
| 3.3.2 捕获硬件接口 | 第41-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 高灵敏度捕获技术研究 | 第43-55页 |
| 4.1 接收机灵敏度的概念 | 第43-44页 |
| 4.2 微弱信号的捕获 | 第44-47页 |
| 4.2.1 相干累加法 | 第44-45页 |
| 4.2.2 非相干累加法 | 第45-47页 |
| 4.2.3 大块相关器的设计 | 第47页 |
| 4.3 改进捕获灵敏度的方法 | 第47-54页 |
| 4.3.1 降采样CIC滤波器 | 第47-50页 |
| 4.3.2 半码片策略 | 第50-53页 |
| 4.3.3 差分相干累加 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第五章 捕获模块的FPGA设计与仿真 | 第55-65页 |
| 5.1 FPGA设计方法 | 第55-57页 |
| 5.1.1 FPGA简介 | 第55页 |
| 5.1.2 FPGA设计流程 | 第55-56页 |
| 5.1.3 VHDL语言 | 第56页 |
| 5.1.4 FPGA开发平台 | 第56-57页 |
| 5.2 捕获模块的FPGA实现 | 第57-60页 |
| 5.2.1 捕获模块的设计流程 | 第57-58页 |
| 5.2.2 数控振荡器的设计 | 第58-59页 |
| 5.2.3 时频二维并行搜索设计 | 第59-60页 |
| 5.3 捕获模块的软硬件协同仿真 | 第60-64页 |
| 5.4 GNSS接收机显控交互界面 | 第64页 |
| 5.5 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65-66页 |
| 6.2 展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69页 |
