基于SERDES的高速双调相量子密钥分发实验研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第一章 绪论 | 第14-38页 |
| 1.1 密码和量子密码 | 第14-21页 |
| 1.1.1 神奇的密码 | 第14-16页 |
| 1.1.2 密码的发展简史 | 第16-17页 |
| 1.1.3 传统密码学及其安全性 | 第17-20页 |
| 1.1.4 什么是量子密码 | 第20-21页 |
| 1.2 量子密钥分发(QKD) | 第21-33页 |
| 1.2.1 QKD基本原理 | 第23-25页 |
| 1.2.2 QKD的安全性 | 第25-26页 |
| 1.2.3 QKD的基本编码方式 | 第26-29页 |
| 1.2.4 QKD相位编码方式的改进 | 第29-33页 |
| 1.3 量子密码和高速QKD的发展 | 第33-36页 |
| 1.3.1 量子密码的发展历程 | 第33-34页 |
| 1.3.2 高速QKD系统的最新发展 | 第34-36页 |
| 1.4 论文的主要工作 | 第36-38页 |
| 第二章 高速F-M QKD方案研究 | 第38-52页 |
| 2.1 QKD电光基础 | 第38-43页 |
| 2.1.1 电光效应 | 第38-40页 |
| 2.1.2 电光相位调制器 | 第40-42页 |
| 2.1.3 电光强度调制器 | 第42-43页 |
| 2.2 传统QKD调相方案面临的问题 | 第43-46页 |
| 2.2.1 F-M干涉环对调相电压的要求 | 第43-44页 |
| 2.2.2 传统DAC调相方法的问题 | 第44-45页 |
| 2.2.3 其他可能的调相方案 | 第45-46页 |
| 2.3 基于SERDES的调相方案 | 第46-52页 |
| 2.3.1 SERDES的基本概念 | 第46-47页 |
| 2.3.2 SERDES双调相方案的提出 | 第47-49页 |
| 2.3.3 SERDES调相方案的扩展 | 第49-50页 |
| 2.3.4 高速SERDES技术的发展 | 第50-52页 |
| 第三章 基于SERDES的高速QKD系统设计 | 第52-90页 |
| 3.1 系统设计概述 | 第52-58页 |
| 3.1.1 系统架构与原理概述 | 第52-55页 |
| 3.1.2 单光子探测器 | 第55-56页 |
| 3.1.3 Arria& | 第56-58页 |
| 3.2 ArriaⅡ GX中的高速串行收发器 | 第58-63页 |
| 3.2.1 收发器概述 | 第58-59页 |
| 3.2.2 串行发送器 | 第59-61页 |
| 3.2.3 串行接收器 | 第61-63页 |
| 3.3 QKD电子学硬件设计 | 第63-71页 |
| 3.3.1 QKD母板简介 | 第63-66页 |
| 3.3.2 QKD子板设计 | 第66-68页 |
| 3.3.3 窄脉冲产生 | 第68页 |
| 3.3.4 高速调相驱动 | 第68-70页 |
| 3.3.5 SPD接收电路 | 第70-71页 |
| 3.4 QKD系统中的SERDES设计 | 第71-76页 |
| 3.4.1 系统同步机制的设计 | 第71-72页 |
| 3.4.2 SERDES的对齐问题 | 第72页 |
| 3.4.3 发送端SERDES架构设计 | 第72-74页 |
| 3.4.4 接收端SERDES架构设计 | 第74-76页 |
| 3.5 FPGA主控逻辑设计 | 第76-90页 |
| 3.5.1 主状态机设计 | 第78-79页 |
| 3.5.2 寄存器空间分配 | 第79-84页 |
| 3.5.3 内存接口及空间分配 | 第84-86页 |
| 3.5.4 基于SERDES的SPD时间甄别逻辑 | 第86-90页 |
| 第四章 系统调试与软件流程 | 第90-118页 |
| 4.1 系统参数确定方法 | 第90-107页 |
| 4.1.1 SPD触发延时扫描 | 第90-93页 |
| 4.1.2 PM电压延时扫描 | 第93-97页 |
| 4.1.3 PM调相电压增益扫描 | 第97-99页 |
| 4.1.4 SPD及PM大延时扫描 | 第99-104页 |
| 4.1.5 PM调相极性的确定 | 第104-107页 |
| 4.2 高速系统的相位补偿 | 第107-114页 |
| 4.2.1 相位漂移现象 | 第107-108页 |
| 4.2.2 基于BiasT的相位补偿方法 | 第108-110页 |
| 4.2.3 硬件扫描相位补偿 | 第110-113页 |
| 4.2.4 硬件扫描对调相电压的验证 | 第113-114页 |
| 4.3 QKD软件框架和工作流程 | 第114-118页 |
| 4.3.1 QKD运行流程 | 第114-115页 |
| 4.3.2 QKD的多线程设计 | 第115-118页 |
| 第五章 系统测试与分析 | 第118-136页 |
| 5.1 关键信号的测试与分析 | 第118-124页 |
| 5.1.1 光脉冲信号测试 | 第118-120页 |
| 5.1.2 随机调相电压问题 | 第120-124页 |
| 5.2 样机测试结果与分析 | 第124-136页 |
| 5.2.1 干涉条纹可见度 | 第124-126页 |
| 5.2.2 误码率的影响因素 | 第126-129页 |
| 5.2.3 误码率测试 | 第129-131页 |
| 5.2.4 通信距离的估计 | 第131-133页 |
| 5.2.5 Sifted Key测试 | 第133-136页 |
| 第六章 高速QKD系统展望 | 第136-142页 |
| 6.1 高速系统面临的主要问题 | 第136-137页 |
| 6.2 提升系统效率的方法 | 第137-139页 |
| 6.2.1 采用PCI Express总线 | 第137-138页 |
| 6.2.2 密钥提纯硬件算法 | 第138-139页 |
| 6.3 调相方案的改进 | 第139-142页 |
| 第七章 总结 | 第142-146页 |
| 7.1 全文主要内容 | 第142-143页 |
| 7.2 论文创新点 | 第143页 |
| 7.3 结束语 | 第143-146页 |
| 参考文献 | 第146-152页 |
| 致谢 | 第152-153页 |
| 研究生期间发表的论文 | 第153页 |
