工程地震仪中数据集中器的研究与实现
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 课题研究背景与意义 | 第7页 |
| 1.2 研究现状 | 第7-9页 |
| 1.3 论文的主要内容及技术路线 | 第9-11页 |
| 2 数字地震仪实现方案 | 第11-19页 |
| 2.1 地震仪数据传输系统方案研究 | 第12-14页 |
| 2.2 地震仪多通道数据需求分析 | 第14-16页 |
| 2.3 多通道数据传输系统的模型建立 | 第16-17页 |
| 2.4 核心逻辑器件的选型 | 第17-19页 |
| 2.4.1 数据集中器逻辑器件选型 | 第17-18页 |
| 2.4.2 数字检波器逻辑器件选型 | 第18-19页 |
| 3 数字检波器数据缓存及传输设计 | 第19-35页 |
| 3.1 数字检波器电路设计 | 第20-23页 |
| 3.1.1 数据缓存电路设计 | 第20-21页 |
| 3.1.2 数据传输电路设计 | 第21-22页 |
| 3.1.3 逻辑电路设计 | 第22-23页 |
| 3.2 数字检波器逻辑架构设计 | 第23页 |
| 3.3 检波器数据缓冲单元逻辑设计 | 第23-29页 |
| 3.3.1 SDRAM底层控制逻辑设计 | 第25-27页 |
| 3.3.2 用户接口逻辑设计 | 第27-29页 |
| 3.4 检波器数据传输逻辑单元的设计 | 第29-33页 |
| 3.4.1 RS485底层控制逻辑设计 | 第30-31页 |
| 3.4.2 通信协议逻辑设计 | 第31-33页 |
| 3.5 检波器实物组装 | 第33-35页 |
| 4 数据集中器电路设计 | 第35-45页 |
| 4.1 数据集中器电路架构设计 | 第35页 |
| 4.2 接口汇总板电路设计 | 第35-39页 |
| 4.2.1 RS485数据传输电路设计 | 第36-37页 |
| 4.2.2 USB测试接口电路设计 | 第37-38页 |
| 4.2.3 FPGA电路设计 | 第38页 |
| 4.2.4 IDE电路设计 | 第38-39页 |
| 4.3 高速传输电路设计 | 第39-45页 |
| 4.3.1 DDR3电路设计 | 第39-41页 |
| 4.3.2 USB2.0 电路设计 | 第41-42页 |
| 4.3.3 FPGA核心电路设计 | 第42-45页 |
| 5 数据集中器逻辑设计 | 第45-65页 |
| 5.1 逻辑架构 | 第45-46页 |
| 5.2 接口汇总板逻辑设计 | 第46页 |
| 5.3 高速传输板逻辑设计 | 第46-65页 |
| 5.3.1 多通道开关电路逻辑设计 | 第47-53页 |
| 5.3.2 DDR3接口设计 | 第53-59页 |
| 5.3.3 USB2.0 高速数据传输逻辑设计 | 第59-65页 |
| 6 测试与性能分析 | 第65-71页 |
| 6.1 单检波器存储与传输测试 | 第65-66页 |
| 6.2 数据集中器测试 | 第66-71页 |
| 7 总结与展望 | 第71-73页 |
| 7.1 总结 | 第71-72页 |
| 7.2 展望 | 第72-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 附录 | 第79页 |
| A. 作者在攻读硕士学位期间发表的相关论文目录 | 第79页 |
| B. 作者在攻读硕士学位期间申请的相关专利目录 | 第79页 |
| C. 作者在攻读硕士学位期间参加的相关科研项目 | 第79页 |
