| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题来源及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.2.1 国外研究发展现状 | 第9-11页 |
| 1.2.2 国内研究发展现状 | 第11-12页 |
| 1.3 课题的主要研究工作 | 第12-13页 |
| 第2章 Sigma-Delta调制器技术原理 | 第13-24页 |
| 2.1 引言 | 第13页 |
| 2.2 Sigma-Delta调制器原理 | 第13-17页 |
| 2.2.1 过采样 | 第13-14页 |
| 2.2.2 量化 | 第14-15页 |
| 2.2.3 噪声整形 | 第15-17页 |
| 2.3 影响Sigma-Delta调制器性能的参数 | 第17-18页 |
| 2.4 ΣΔ调制器的实现结构 | 第18-23页 |
| 2.4.1 低阶与高阶结构 | 第19-20页 |
| 2.4.2 离散时间与连续时间结构 | 第20页 |
| 2.4.3 单环与MASH结构 | 第20-22页 |
| 2.4.4 低通与带通结构 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第3章 MASH调制器行为级建模和非理想因素分析 | 第24-50页 |
| 3.1 引言 | 第24页 |
| 3.2 MASH调制器的系统级设计 | 第24-26页 |
| 3.2.1 MASH调制器系统参数的确定 | 第24-25页 |
| 3.2.2 MASH调制器系统结构的选择 | 第25-26页 |
| 3.3 2-2 级联调制器的行为级设计 | 第26-32页 |
| 3.3.1 2-2 级联调制器的行为级建模 | 第26-29页 |
| 3.3.2 系数失配的分析 | 第29-30页 |
| 3.3.3 行为级仿真及分析 | 第30-32页 |
| 3.4 2-1-1级联调制器的行为级设计 | 第32-39页 |
| 3.4.1 2-1-1 级联调制器的行为级建模 | 第32-35页 |
| 3.4.2 系数失配的分析 | 第35-36页 |
| 3.4.3 行为级仿真及分析 | 第36-39页 |
| 3.5 非理想因素分析 | 第39-48页 |
| 3.5.1 非理想电容的影响 | 第40-41页 |
| 3.5.2 时钟抖动的影响 | 第41-42页 |
| 3.5.3 电路噪声的影响 | 第42-44页 |
| 3.5.4 非理想运放的影响 | 第44-46页 |
| 3.5.5 非理想开关的影响 | 第46-48页 |
| 3.6 考虑非理想因素的系统建模及仿真 | 第48-49页 |
| 3.7 本章小结 | 第49-50页 |
| 第4章 MASH调制器的电路实现 | 第50-63页 |
| 4.1 引言 | 第50页 |
| 4.2 调制器整体结构的设计 | 第50-51页 |
| 4.3 开关电容积分器的设计 | 第51-55页 |
| 4.3.1 积分器结构的确定 | 第51-52页 |
| 4.3.2 电容和开关的设计 | 第52-53页 |
| 4.3.3 运算放大器的设计 | 第53-55页 |
| 4.4 量化器的设计 | 第55-57页 |
| 4.5 时钟电路和数字逻辑的设计及仿真 | 第57-59页 |
| 4.6 整体电路的设计及仿真 | 第59-60页 |
| 4.7 调制器系统版图的绘制与后仿 | 第60-62页 |
| 4.8 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读学位期间发表的学术论文 | 第67-69页 |
| 致谢 | 第69页 |