| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 本文研究的背景和意义 | 第10-11页 |
| 1.2 国内外研究现状及发展趋势 | 第11-14页 |
| 1.2.1 国外研究概况 | 第11-13页 |
| 1.2.2 国内研究概况 | 第13页 |
| 1.2.3 SAR ADC的发展趋势 | 第13-14页 |
| 1.3 本文的研究内容 | 第14-16页 |
| 第2章 SAR ADC的理论基础 | 第16-26页 |
| 2.1 ADC的基本原理和性能指标 | 第16-21页 |
| 2.1.1 ADC的基本原理 | 第16-17页 |
| 2.1.2 ADC的性能指标 | 第17-21页 |
| 2.2 常见的ADC结构 | 第21-26页 |
| 2.2.1 全并行ADC | 第21-22页 |
| 2.2.2 流水线ADC | 第22-23页 |
| 2.2.3 逐次逼近ADC | 第23-24页 |
| 2.2.4 过采样ADC | 第24-25页 |
| 2.2.5 时间交织ADC | 第25-26页 |
| 第3章 SAR ADC的关键模块研究 | 第26-50页 |
| 3.1 DAC | 第26-36页 |
| 3.1.1 DAC的特性 | 第26-28页 |
| 3.1.2 DAC的结构 | 第28-31页 |
| 3.1.3 DAC的误差分析 | 第31-35页 |
| 3.1.4 误差校正方法 | 第35-36页 |
| 3.2 比较器 | 第36-50页 |
| 3.2.1 比较器的特性 | 第36-38页 |
| 3.2.2 比较器的典型结构 | 第38-42页 |
| 3.2.3 失调电压分析 | 第42-46页 |
| 3.2.4 失调电压校正方法 | 第46-50页 |
| 第4章 12位 0.83 MS/s SAR ADC的电路设计 | 第50-70页 |
| 4.1 ADC的整体结构 | 第50页 |
| 4.2 SoC中的设计考虑 | 第50-51页 |
| 4.2.1 模拟和数字电路协同工作 | 第50-51页 |
| 4.2.2 省电设计 | 第51页 |
| 4.3 DAC设计 | 第51-57页 |
| 4.3.1 DAC电路设计 | 第51-54页 |
| 4.3.2 校正电路设计 | 第54-57页 |
| 4.4 比较器设计 | 第57-63页 |
| 4.4.1 比较器电路设计 | 第57-61页 |
| 4.4.2 失调抵消及时序设计 | 第61-63页 |
| 4.5 数字控制逻辑 | 第63-66页 |
| 4.5.1 逐次逼近寄存器 | 第63-64页 |
| 4.5.2 控制逻辑 | 第64-66页 |
| 4.6 其他模块 | 第66-67页 |
| 4.7 电路仿真 | 第67-70页 |
| 第5章 SAR ADC版图设计与芯片测试 | 第70-84页 |
| 5.1 SAR ADC版图 | 第70-75页 |
| 5.1.1 混合信号版图设计准则 | 第70-71页 |
| 5.1.2 SAR ADC版图设计 | 第71-75页 |
| 5.2 SAR ADC芯片测试 | 第75-84页 |
| 5.2.1 测试准备 | 第75-76页 |
| 5.2.2 测试方案 | 第76-77页 |
| 5.2.3 测试结果 | 第77-84页 |
| 结论 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 攻读学位期间发表论文与研究成果清单 | 第90-92页 |
| 致谢 | 第92页 |