摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第9-13页 |
1.1 课题背景 | 第9-10页 |
1.2 国内外研究现状 | 第10-12页 |
1.3 论文的研究目标和主要内容 | 第12-13页 |
第二章 数字基带电路系统概述 | 第13-23页 |
2.1 FSK/GFSK调制技术 | 第13-15页 |
2.1.1 FSK调制原理 | 第13-14页 |
2.1.2 GFSK调制原理 | 第14-15页 |
2.2 调制实现方案 | 第15-17页 |
2.2.1 直接数字频率合成 | 第15-16页 |
2.2.2 基于锁相环直接调制 | 第16-17页 |
2.3 常见接收机结构 | 第17-19页 |
2.3.1 超外差接收机结构 | 第17页 |
2.3.2 零中频接收机结构 | 第17-18页 |
2.3.3 数字中频接收机结构 | 第18-19页 |
2.4 FSK/GFSK解调技术 | 第19-22页 |
2.5 本章小结 | 第22-23页 |
第三章 码率可调数字基带系统设计 | 第23-45页 |
3.1 数字基带系统结构及帧格式 | 第23-24页 |
3.2 无线发射机数字基带电路 | 第24-28页 |
3.2.1 数据白化 | 第24页 |
3.2.2 CRC校验 | 第24-25页 |
3.2.3 高斯滤波器 | 第25-27页 |
3.2.4 调制频偏控制 | 第27页 |
3.2.5 发射机数字基带电路的MATLAB仿真 | 第27-28页 |
3.3 数字基带解调预处理电路 | 第28-36页 |
3.3.1 解调预处理电路基本结构 | 第28-29页 |
3.3.2 改进的解调预处理电路结构 | 第29-35页 |
3.3.3 解调预处理电路的MATLAB仿真分析 | 第35-36页 |
3.4 数字基带鉴相解调电路 | 第36-41页 |
3.4.1 应用于鉴相解调电路的CORDIC算法分析 | 第36-38页 |
3.4.2 基于CORDIC算法求相位步骤 | 第38-39页 |
3.4.3 改进的频偏补偿电路结构 | 第39-41页 |
3.5 同步技术 | 第41-43页 |
3.6 解调误码率性能仿真分析 | 第43-44页 |
3.7 本章小结 | 第44-45页 |
第四章 码率可调数字基带电路设计与Modelsim仿真 | 第45-59页 |
4.1 分频器电路设计 | 第45-47页 |
4.2 发射机数字基带电路设计 | 第47-49页 |
4.2.1 CRC电路设计 | 第47-48页 |
4.2.2 数据白化电路设计 | 第48页 |
4.2.3 高斯滤波器电路设计 | 第48-49页 |
4.2.4 调制频偏控制电路设计 | 第49页 |
4.3 接收机数字基带电路设计 | 第49-56页 |
4.3.1 NCO电路设计 | 第50页 |
4.3.2 抽取滤波器电路设计 | 第50-51页 |
4.3.3 鉴相解调电路设计 | 第51-54页 |
4.3.4 频偏补偿电路设计 | 第54页 |
4.3.5 同步电路设计 | 第54-56页 |
4.4 收发机数字基带电路的Modelsim仿真 | 第56-58页 |
4.4.1 发射机数字基带电路的Modelsim仿真 | 第56-57页 |
4.4.2 接收机数字基带电路的Modelsim仿真 | 第57-58页 |
4.5 本章小结 | 第58-59页 |
第五章 码率可调数字基带电路的FPGA验证与芯片测试 | 第59-71页 |
5.1 码率可调数字基带电路的FPGA验证 | 第59-64页 |
5.1.1 数字基带电路的FPGA验证平台设计 | 第59-61页 |
5.1.2 数字基带电路的综合结果分析 | 第61-62页 |
5.1.3 码率可调数字基带电路的FPGA功能验证 | 第62-64页 |
5.2 码率可调数字基带电路的ASIC实现及测试 | 第64-69页 |
5.2.1 码率可调数字基带电路的ASIC实现 | 第64-65页 |
5.2.2 码率可调数字基带电路的芯片测试 | 第65-67页 |
5.2.3 数字基带电路的芯片测试结果与分析 | 第67-69页 |
5.3 本章小结 | 第69-71页 |
第六章 总结和展望 | 第71-73页 |
6.1 总结 | 第71页 |
6.2 展望 | 第71-73页 |
致谢 | 第73-75页 |
参考文献 | 第75-79页 |
作者简介 | 第79页 |